vhdl N-0.5分频方法设计
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
简单的分形算法,主要是是演示康托三分集的形成...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...
多数位分频器.............................................可直接编译...
基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
简单的VERILOG五分频电路描述,可综合。已经过检验...
一个在spantan3上实现的24路分频VHDL程序,实现方法简单,并且在硬件电路上跑过,可以直接使用。可以进一步修改成PWM程序。...
一种基于自适应分频的频率测量方法及其实现...