虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 数控分频器设计:对于一个加法计数器

数控分频器设计:对于一个加法计数器

  • 资源大小:2 K
  • 上传时间: 2015-07-15
  • 上传用户:zhou28
  • 资源积分:2 下载积分
  • 标      签: 数控 分频器 加法 计数器

资 源 简 介

数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。

相 关 资 源

您 可 能 感 兴 趣 的