根据上面思想写的三分频程序,1/3和50%占空比的程序.
根据上面思想写的三分频程序,1/3和50%占空比的程序....
根据上面思想写的三分频程序,1/3和50%占空比的程序....
用protel dxp绘制三分频原理图和pcb电路板等...
三分频程序,对输入的时钟信号进行分频,在此基础上可以进行倍频和分频的转化。...
占空比50 的三分频Verilog代码,包含PDF说明和源代码...
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
在Quartus II 9.0环境下编写的VHDL代码,实现二分频、三分频、四分频功能。...
介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核 心单元,通过不同的软件配置实现对三路频分多址信号的解调。...
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Ver...
用NEC编码方式写的红外发送程序,包括三个部分,分频,编码,编码输出...
此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小...