代码搜索:modelSim

找到约 1,834 项符合「modelSim」的源代码

代码结果 1,834
www.eeworm.com/read/363924/9931598

xrf sec_clock_modelsim.xrf

vendor_name = ModelSim source_file = 1, D:/MY_FILES/sec_clock/sec_clock.vhd design_name = sec_clock instance = comp, \num[16]\, num[16], sec_clock, 1 instance = comp, \num[17]\, num[17], sec_clock
www.eeworm.com/read/355262/10283465

txt 关于modelsim的使用.txt

由于modelsim命令模式查看波形不方便,所以我们在仿真结束后查看波形进行查看,就需要存储波形。下面是网上的一点东西,给我的仿真带来了方便。 VCD system task calls in the Verilgsource code. .可以通过在源代码中添加语句来实现 initial begin $Dumpfile("./test.fsdb"); $Dumpvars(0,test)
www.eeworm.com/read/355262/10283473

txt modelsim se操作指南.txt

第一章 介 绍 本指南是为 <mark>ModelSim</mark>5.5f版本编写的,该版本运行于UNIX和Microsoft Windows 95/98/Me/NT/2000的操作系统环境中。本指南覆盖了VHDL和Verilog模拟仿真,但是你在学习过程中会发现对于单纯的HDL设计工作而言,它是一个很有用的参考。<mark>ModelSim</mark>具备强大的模拟仿真功能,在设计、编译、仿真、测试、调试开发过程中,有一整套工具供你 ...
www.eeworm.com/read/355262/10283504

txt modelsim 包会教程.txt

<mark>Modelsim</mark>是现在业界比较流行的HDL语言仿真工具。在这里关于他的使用我就不说了。主要是讲一讲困扰我们的库编译的问题。 因为<mark>Modelsim</mark>为各个主要fpga厂商都提供了支持,所以在我们使用的时候必须先要对相应的厂商的库进行编译。在这里,我以xilinx公司为例。使用的软件为ise5.2i,<mark>modelsim</mark> se 5.7c(如果版本不同,并不影响操作步骤)。针对语言为vhdl。 ...
www.eeworm.com/read/424904/10401886

xrf sram_test_modelsim.xrf

vendor_name = ModelSim source_file = 1, C:/franchiese/GR/实验例程备份/实验例程以及说明文档/11、读写SRAM/verilogsram/sram_test.v source_file = 1, C:/franchiese/GR/实验例程备份/实验例程以及说明文档/11、读写SRAM/verilogsram/db/sram_test.cb
www.eeworm.com/read/278120/10566968

xrf pngenchuan_18_modelsim.xrf

vendor_name = ModelSim source_file = 1, E:/DataLinkProject/Model/PN_chuan/PNGENchuan_18.vwf source_file = 1, E:/DataLinkProject/Model/PN_chuan/PNGENchuan_18.v design_name = PNGENchuan_18 instance
www.eeworm.com/read/348886/10861578

xrf config_dac_modelsim.xrf

vendor_name = ModelSim source_file = 1, D:/altera/71/config_dac/config_dac.v source_file = 1, D:/altera/71/config_dac/ad9777_spi_interface.v source_file = 1, D:/altera/71/config_dac/test_config_dac
www.eeworm.com/read/462927/7191579

xrf pll_ram_modelsim.xrf

vendor_name = ModelSim source_file = 1, pllx2.v source_file = 1, pll_ram.v source_file = 1, dpram8x32.v source_file = 1, c:/eda/quartus/libraries/megafunctions/altpll.tdf source_file = 1, c:/eda/