代码搜索结果
找到约 10,000 项符合
VHDL 的代码
用vhdl语言实现四人智力竞赛抢答器的设计.txt
用<mark>VHDL</mark>语言实现四人智力竞赛抢答器的设计
一、问题描述：
设计一个4人参加的智力竞赛抢答计时器。电路具有回答问题时间控制功能。要求回答问题时间小于等于100妙(显示为0～99)，时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告；当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。
二、功能要求：
1、用feng模块将选手按下按键信 ...
plb2opb_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
plb_bram_if_cntlr_1_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
plb_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
plb2opb_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
plb_bram_if_cntlr_1_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
plb_wrapper_xst.prj
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/vhdl/proc_common_pkg.vhd
VHDL proc_common_v1_00_b g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_common_v1_00_b/hdl/
regkeys
CommandLine
F:\Xilinx\10.1\ISE\bin\nt\unwrapped\xst.exe -ise F:/vhdl/test3/test3.ise -intstyle ise -ifn F:/vhdl/test3/schema_bloc.xst -ofn F:/vhdl/test3/schema_bloc.syr -finalclean 1
s
FormatString
xs