代码搜索结果

找到约 10,000 项符合 VHDL 的代码

vhdl.api

abs access add after alias all and architecture array assert attribute begin block body buffer bus case component configuration constant downto else elsif end entity error ex

vhdl.ppt

vhdl.api

abs access add after alias all and architecture array assert attribute begin block body buffer bus case component configuration constant downto else elsif end entity error ex

vhdl.txt

一个简单的程序，抛砖引玉 有什么问题请留言，有什么好的程序 请留言 呵呵 程序段1：该段程序 是块图 将下面两端程序 生成模块之后连载一起 分频后的十种接到模块 waterlight 模块的时钟端 然后锁定引脚 就可以了 程序段2：流水灯控制程序 -- designed by haoyufu 2008-8-24 -- input clk is 50Mhz -- fpg

vhdl课件.pdf

_vhdl.psm

_vhdl.asm

vhdl.doc

vhdl例程.pdf

vhdl.npl

JDF E // Created by ISE ver 1.0 PROJECT vhdl DESIGN vhdl Normal DEVKIT XCR3256XL CS280 DEVFAM xpla3 FLOW XST VHDL STIMULUS multi_dvm_tb.vhd Normal STIMULUS top_level_tb.vhd Normal MODULE top_