代码搜索：电路图纸
找到约 10,000 项符合「电路图纸」的源代码
代码结果 10,000
www.eeworm.com/read/296147/8119550
plg jieshou.plg
礦ision2 Build Log
Project:
F:\硬件图纸\NewMsg905-2401开发板\Newmsg-905开发板实例源代码\905-915频段\4-4800\JIESHOU.uv2
Project File Date: 05/31/2007
Output:
www.eeworm.com/read/296143/8119681
plg fasong.plg
礦ision2 Build Log
Project:
F:\硬件图纸\LL-905开发板程序开发包\LL905开发板实例源代码\905-433频段\32-4800\FASONG.uv2
Project File Date: 06/01/2007
Output:
www.eeworm.com/read/296143/8119713
plg jieshou.plg
礦ision2 Build Log
Project:
F:\硬件图纸\LL-905开发板程序开发包\LL905开发板实例源代码\905-433频段\32-4800\JIESHOU.uv2
Project File Date: 05/31/2007
Output:
www.eeworm.com/read/384352/8876641
c servo.c
/******************************************************************************
标题：多路舵机控制电路C语言版
说明：AT8951改变脉冲宽度控制舵机位置（C语言版）
作者：kaka000 论坛：http://www.proteus.com.cn
日期：2007年11月11日
***********
www.eeworm.com/read/182348/9206871
txt vhdl源程序.txt
-- 整个电路系统的VHDL源程序
--CDKZQ.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CDKZQ IS
PORT(CLK_IN:IN STD_LOGIC;
CLR:IN STD_LOGIC;
CHOSE_KEY:IN STD_LOGIC_VECTOR(2 DOWNTO 0);
www.eeworm.com/read/161894/10358357
vhd debounce.vhd
--下层模块，防抖电路
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity debounce is
port(
key,cp:in std_logic;
imp:out std_logic);
en
www.eeworm.com/read/354000/10397622
c cpwm.c
PWM的产生使用c8051f022的PCA口，程序如下：/////////直流电机驱动调试电路//////////////
/////////moto_PWM.c//////////////////////////
#include
typedef unsigned int uint;
typedef unsigned char uchar;
typed
www.eeworm.com/read/469867/6928043
txt vhdl.txt
LIBRARY IEEE; --MCS251 单片机读/写电路
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MCS_51 IS
PORT( --与8031接口的各端口定义
P0: INOUT STD_LOGIC VECTOR (7 DOWNTO 0) ; --双向
www.eeworm.com/read/467401/7011839
c system.c
#include
#include "system.h"
// 根据电路板上晶振设置振荡器频率
#define OSCILLATOR_CLOCK_FREQUENCY 12000000 //in MHz
unsigned int GetCclk(void) { // 获得实际处理器时钟频率
return OSCILLATOR_CLOCK_
www.eeworm.com/read/466360/7034406
vhd adcint.vhd
---ADC0809的采样控制电路；
library ieee;
use ieee.std_logic_1164.all;
entity adcint is
port( D : in std_logic_vector(7 downto 0); ---ADC0809的8位转换数据
CLK,EOC : in std_logic;