代码搜索：时钟提取
找到约 10,000 项符合「时钟提取」的源代码
代码结果 10,000
www.eeworm.com/read/228782/14363525
c sm2b.c
#include
#include
//****************系统时钟初始化****************//////
void SYSCLK_Init(void)
{
int i;
//启用外部振荡器
OSCXCN=0x67;
//等待振荡器起
for(i=0;i
www.eeworm.com/read/227934/14406274
c sm2b.c
#include
#include
//****************系统时钟初始化****************//////
void SYSCLK_Init(void)
{
int i;
//启用外部振荡器
OSCXCN=0x67;
//等待振荡器起
for(i=0;i
www.eeworm.com/read/120716/14792107
v paobiao.v
/*----------数字跑表--------*/
/*--具有复位、暂停、秒表计时等功能--*/
/*信号定义 :CLK:时钟信号
CLR:异步复位信号 1:清零;0:计数
PAUSE:暂停信号 1:??;0:??
MSH、MSL:百分秒高位和低位
SH、SL:秒种高位和低位
www.eeworm.com/read/219085/14894735
h iic.h
#define uchar unsigned char
#define uint unsigned int
sbit SDA = P1 ^ 3; //数据线
sbit SCL = P1 ^ 2; //时钟线
bit ack;
void Start_I2C(); //启动函数
void Stop_I2C(); //停止函数
void SendByte(uchar c
www.eeworm.com/read/217169/14975882
plg time.plg
礦ision3 Build Log
Project:
E:\单片机设计\数字时钟\time.uv2
Project File Date: 06/08/2005
Output:
www.eeworm.com/read/214738/15090420
vhd fdiv8.vhd
--
-- File: fdiv10.vhd
-- 对1KHZ输入时钟分频得10HZ
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
use IEEE.std_logic_arith.all;
entity fdiv8 is
port (
c
www.eeworm.com/read/214738/15090424
vhd display.vhd
--
-- File: display.vhd
-- 数码管动态显示译码电路
-- 输入：1KHZ时钟，两个数，
-- 输出：位选col，数据led
library IEEE;
use IEEE.std_logic_1164.all;
entity display is
port (
reset: in STD_LOGIC;
clk1k:
www.eeworm.com/read/214737/15090439
vhd display.vhd
--
-- File: display.vhd
-- 数码管动态显示译码电路
-- 输入：1KHZ时钟，两个数，
-- 输出：位选col，数据led
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
entity display is
port (
data
www.eeworm.com/read/214737/15090441
vhd main.vhd
--
-- File: main.vhd
-- 主文件，将各模块组合起来，
-- reset:复位，clk1K:1KHZ时钟，
-- col:LED位选，led:LED数据
library IEEE;
use IEEE.std_logic_1164.all;
entity main is
port (
reset: in STD_LOGIC;
cl
www.eeworm.com/read/209602/15216780
vhd clock.vhd
--
-- 作为一个简单示例，本实验实现一个能显示小时，分钟，秒的数字时钟。
--
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY clock IS
PORT (
clk