代码搜索：收发模块

找到约 10,000 项符合「收发模块」的源代码

代码结果 10,000
热门代码： main.c GPIO I2C SPI UART timer interrupt ADC PWM LED
www.eeworm.com/read/374029/6965062

pas login.pas

{########################################## 旁注入侵专用程序 3.0升级版 ----------------------------------------- 模块：程序登陆 作者：2005.3.10日下午 明小子 ##########################################} uni
·
www.eeworm.com/read/454855/7382262

c lcd.c

/***************************************************** * LCD 模块 *****************************************************/ #ifndef MSP430F449_H #include #endif #define LCD_IN_USE 8
·
www.eeworm.com/read/454841/7382440

c lcd.c

/***************************************************** * LCD 模块 *****************************************************/ #ifndef MSP430F449_H #include #endif #define LCD_IN_USE 8
·
www.eeworm.com/read/436928/7758716

h dbfile.h

/****************************************************************************** 名称:文件读写模块 功能:对文件进行基本读写操作 程序员:韩冰 版本:1.0 时间:1999-05-12 ***************************************************
·
www.eeworm.com/read/298533/7951936

c lcd.c

/***************************************************** * LCD 模块 *****************************************************/ #ifndef MSP430F449_H #include #endif #define LCD_IN_USE 8
·
www.eeworm.com/read/197948/7961455

pas common.pas

{ 公用模块 } unit common; interface uses Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms, Dialogs, StdCtrls, Buttons, jpeg, ExtCtrls, Menus, ComCtrls, ImgList, FileCtrl, D
·
www.eeworm.com/read/197552/7986350

v p_dly_2.v

//******************************************** // 延时模块 //******************************************* `timescale 1ns/1ns module ONE_PULSE ( CLK, RB, DLY_OUT); input CLK, RB; output D
·
www.eeworm.com/read/197552/7986352

v p_dly_2_test.v

//******************************************** // 延时模块测试程序 //******************************************* `timescale 1ns/1ns module ONE_PULSE_TEST; reg CLK, RB; wire DLY_O
·
www.eeworm.com/read/197552/7986359

v p_dly_1_test.v

//******************************************** // 延时模块测试程序 //******************************************* `timescale 1ns/1ns module P_DLY_TEST; reg CLK, RB; wire DLY_OUT;
·
www.eeworm.com/read/197552/7986366

v p_detect.v

//******************************************** // 输入检测模块 //******************************************* `timescale 1ns/1ns module ONE_PULSE ( CLK, OUT, RB, KEY); input CLK, RB, KEY; o
·