搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

嵌入式/单片机编程 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点 ...
https://www.eeworm.com/dl/647/403763.html
下载: 77
查看: 1120

VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8 ...
https://www.eeworm.com/dl/663/405362.html
下载: 156
查看: 1222

电子书籍 基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要

基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要 求,对这两种方法的程序进行了优化 最后对这两种方法设计的程序进行仿真和硬件调试。结果表明:采用这两种 方法都能有效地实现DDS中波形 ...
https://www.eeworm.com/dl/cadence/ebook/490497.html
下载: 126
查看: 1111

教程资料 《FPGA嵌入式应用系统开发典型实例》-书的光盘资料

《FPGA嵌入式应用系统开发典型实例》-书的光盘资料,该资料是用VHDL语言编写,作者:叶淦华
https://www.eeworm.com/dl/fpga/doc/17655.html
下载: 176
查看: 1149

VHDL/FPGA/Verilog 1024点FFT快速傅立叶变换

1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip
https://www.eeworm.com/dl/663/174891.html
下载: 162
查看: 1087

VHDL/FPGA/Verilog TCM解码

TCM解码,VHDL代码,是我在工作中做的工程代码,时序稳定,里面有syn以及软判决的算法,经典
https://www.eeworm.com/dl/663/174896.html
下载: 35
查看: 1034

书籍源码 Chapter6Sample,FPGA嵌入式开发书籍的源码

Chapter6Sample,FPGA嵌入式开发书籍的源码,其中含有USB控制器的设计 VHDL语言开发
https://www.eeworm.com/dl/532/198235.html
下载: 70
查看: 1087

书籍源码 Chapter6Sample,FPGA嵌入式开发书籍的源码

Chapter6Sample,FPGA嵌入式开发书籍的源码,其中含有USB控制器的设计 VHDL语言开发
https://www.eeworm.com/dl/532/198236.html
下载: 171
查看: 1081

其他书籍 systemc 是基于VC的硬件描述语言

systemc 是基于VC的硬件描述语言,类似与VHDL VERILOG 等,他是VC提供的类库,抽象出硬件接口
https://www.eeworm.com/dl/542/263547.html
下载: 61
查看: 1073

单片机开发 1602液晶屏的使用说明手册

1602液晶屏的使用说明手册,很实用哦,对于使用VHDL编写液晶屏驱动具有参考价值。
https://www.eeworm.com/dl/648/355747.html
下载: 151
查看: 1099