利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点
资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...
上传时间： 2014-01-02
上传用户：LIKE
资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点
上传时间： 2013-12-26
上传用户：qwe1234
资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点
上传时间： 2013-08-11
上传用户：hn891122
资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采...
上传时间： 2013-10-24
上传用户：古谷仁美
资源简介：在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
上传时间： 2014-01-07
上传用户：TF2015
资源简介：本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
上传时间： 2013-12-18
上传用户：sy_jiadeyi
资源简介：在quartus软件下用VHDL语言实现DDS，可产生正弦，余弦，方波，三角波以及锯齿波。
上传时间： 2013-12-27
上传用户：WMC_geophy
资源简介：多功能数字钟的设计，利用一块芯片完成除时钟源、按键、扬声器和显示器
上传时间： 2013-12-29
上传用户：lunshaomo
资源简介：七位巴克码生成代码 用VHDL语言编写。将代码复制到quartus里面就可以用了
上传时间： 2016-12-18
上传用户：lps11188
资源简介：AVR单片机的C语言源程序,包括按键扫描\EEPROM通讯\LCD显示\数码管显示等等的源程序DEMO代码
上传时间： 2014-01-08
上传用户：R50974
资源简介：用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。
上传时间： 2014-01-05
上传用户：hn891122
资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
上传时间： 2014-01-08
上传用户：weiwolkt
资源简介：错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc
上传时间： 2015-11-06
上传用户：hwl453472107
资源简介：用VHDL语言仿真乘法器设计。能够实现一般乘法运算。
上传时间： 2017-07-18
上传用户：xuanchangri
资源简介：用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。
上传时间： 2014-01-04
上传用户：虫虫虫虫虫虫
资源简介：一个用VHDL语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在CPLD或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。
上传时间： 2016-04-15
上传用户：nairui21
资源简介：用VHDL语言实现，从sdisk上读取并播放音乐的功能。 附有详细的设计文档说明
上传时间： 2014-01-13
上传用户：851197153
资源简介：用VHDL语言实现的基于FPGA的交换机设计
上传时间： 2013-04-24
上传用户：归海惜雪
资源简介：用VHDL语言在FPGA上实现浮点运算,大家共享
上传时间： 2013-08-19
上传用户：epson850
资源简介：用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间： 2013-09-05
上传用户：life840315
资源简介：用VHDL语言在CPLD上实现串行通信
上传时间： 2013-09-06
上传用户：q3290766
资源简介：用VHDL语言在CPLD上实现串行通信
上传时间： 2014-01-03
上传用户：jackgao
资源简介：用VHDL语言来实现一个电子时钟，可以调时间。小时，分，秒。可以下载到实验箱来运行验证。
上传时间： 2013-12-22
上传用户：253189838
资源简介：VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。
上传时间： 2014-01-07
上传用户：lhw888
资源简介：用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间： 2015-04-27
上传用户：fandeshun
资源简介：用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。
上传时间： 2015-06-16
上传用户：851197153
资源简介：这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。
上传时间： 2014-01-19
上传用户：003030
资源简介：在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。
上传时间： 2013-12-16
上传用户：jeffery
资源简介：用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
上传时间： 2013-12-25
上传用户：gtf1207
资源简介：本程序是用VHDL语言编写液晶驱动程序,实现在液晶上显示"年"字的功能.
上传时间： 2013-12-26
上传用户：xuan‘nian
