搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

https://www.eeworm.com/dl/663/490818.html

下载: 158

查看: 1188

技术资料  FPGA

1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势【习题】第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 ...

https://www.eeworm.com/dl/970160.html

下载: 9

查看: 5435

FPGA

教程资料  ＦＰＧＡ数字钟的设计

ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证

https://www.eeworm.com/dl/fpga/doc/18614.html

下载: 199

查看: 1094

数字

教程资料  基于FPGA的usb程序

基于FPGA的usb程序，采用VHDL语言编写。\r\n开发环境为ISE或者MAXPLUS2。

https://www.eeworm.com/dl/fpga/doc/18641.html

下载: 111

查看: 1108

FPGA usb 程序

嵌入式/单片机编程  ALTERA NIOS处理器实验

ALTERA NIOS处理器实验，QUARTUS下用VHDL编译成处理器。实现memory存储。

https://www.eeworm.com/dl/647/144656.html

下载: 186

查看: 1051

ALTERA NIOS 处理器实验

嵌入式/单片机编程  ALTERA NIOS处理器实验

ALTERA NIOS处理器实验，QUARTUS下用VHDL编译成处理器，bin转bcd

https://www.eeworm.com/dl/647/144658.html

下载: 33

查看: 1052

ALTERA NIOS 处理器实验

VHDL/FPGA/Verilog 高清电视HDTV信号发生器

高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台

https://www.eeworm.com/dl/663/172201.html

下载: 35

查看: 1080

HDTV 高清电视信号发生器

其他  ＦＰＧＡ数字钟的设计

ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证

https://www.eeworm.com/dl/534/178935.html

下载: 49

查看: 1107

数字

VHDL/FPGA/Verilog 该代码是实现函数的立方源代码

该代码是实现函数的立方源代码，用VHDL写的，在软件上已经用过了

https://www.eeworm.com/dl/663/187815.html

下载: 62

查看: 1061

代码函数源代码

VHDL/FPGA/Verilog 自己写的课程设计

自己写的课程设计，用vhdl写的模拟洗衣机，希望对大家有帮助

https://www.eeworm.com/dl/663/210993.html

下载: 169

查看: 1087

搜索结果

按分类筛选

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

技术资料  FPGA

教程资料  ＦＰＧＡ数字钟的设计

教程资料  基于FPGA的usb程序

嵌入式/单片机编程  ALTERA NIOS处理器实验

嵌入式/单片机编程  ALTERA NIOS处理器实验

VHDL/FPGA/Verilog 高清电视HDTV信号发生器

其他  ＦＰＧＡ数字钟的设计

VHDL/FPGA/Verilog 该代码是实现函数的立方源代码

VHDL/FPGA/Verilog 自己写的课程设计