搜索结果
找到约 6,273 项符合
vhdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (3085)
- 技术资料 (1382)
- 其他 (200)
- 学术论文 (187)
- 教程资料 (166)
- 其他书籍 (122)
- 嵌入式/单片机编程 (91)
- 可编程逻辑 (86)
- 系统设计方案 (71)
- 单片机开发 (63)
- 书籍源码 (55)
- 软件设计/软件工程 (52)
- 电子书籍 (48)
- 教程资料 (47)
- 文章/文档 (31)
- 并行计算 (30)
- 技术书籍 (28)
- VIP专区 (27)
- VHDL/Verilog/EDA源码 (26)
- 汇编语言 (26)
- 通讯/手机编程 (23)
- 文件格式 (21)
- 中间件编程 (21)
- DSP编程 (20)
- 通讯编程文档 (19)
- 其他嵌入式/单片机内容 (19)
- 编译器/解释器 (17)
- 微处理器开发 (16)
- 源码 (15)
- 加密解密 (13)
- 压缩解压 (13)
- 精品软件 (13)
- 软件工程 (10)
- Linux/Unix编程 (10)
- 单片机编程 (9)
- 串口编程 (9)
- 数学计算 (9)
- matlab例程 (9)
- 邮电通讯系统 (9)
- 技术教程 (8)
- USB编程 (8)
- 书籍 (7)
- FPGA (7)
- 电子书籍 (7)
- 数据结构 (6)
- EDA相关 (5)
- 开发工具 (5)
- 编辑器/阅读器 (5)
- *行业应用 (5)
- 接口技术 (4)
- 设计相关 (4)
- 操作系统开发 (4)
- ALTERA FPGA开发软件 (4)
- 模拟电子 (4)
- allegro (4)
- 驱动编程 (4)
- 教育系统应用 (4)
- 其他行业 (4)
- 交通/航空行业 (4)
- 教程 (3)
- C/C++语言编程 (3)
- 行业应用文档 (3)
- 其他文档 (3)
- 实用工具 (3)
- 并口编程 (3)
- MacOS编程 (3)
- 论文 (2)
- 仿真技术 (2)
- 教材/考试/认证 (2)
- 单片机相关 (2)
- 嵌入式综合 (2)
- FPGA (2)
- 技术管理 (2)
- VC书籍 (2)
- 行业发展研究 (2)
- 软件 (1)
- 电路图 (1)
- 笔记 (1)
- 应用设计 (1)
- 开发板 (1)
- 其他 (1)
- MAX+plusⅡ (1)
- PCB相关 (1)
- uCOS编程 (1)
- 无线通信 (1)
- Linux/uClinux/Unix编程 (1)
- 存储器技术 (1)
- 集成开发环境源码 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 工控技术 (1)
- 教程资料 (1)
- Internet/网络编程 (1)
- Modem编程 (1)
- 多国语言处理 (1)
- CA认证 (1)
- 其他数据库 (1)
- 人工智能/神经网络 (1)
VHDL/FPGA/Verilog 这是一个用VHDL开发的RS422通讯程序,在ALTERA FLEX EPF10K上通过了测试
这是一个用VHDL开发的RS422通讯程序,在ALTERA FLEX EPF10K上通过了测试
VHDL/FPGA/Verilog 基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
书籍源码 液晶模块输出VHDL程序 程序实现的功能是标准的16×2字符型液晶模块上显示字符串
液晶模块输出VHDL程序
程序实现的功能是标准的16×2字符型液晶模块上显示字符串
其他 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
VHDL/FPGA/Verilog VHDL的常见问题分类,相信对大家会有所帮助哦,可以下来看看啦,对初学者有帮助更大哦
VHDL的常见问题分类,相信对大家会有所帮助哦,可以下来看看啦,对初学者有帮助更大哦
VHDL/FPGA/Verilog 用VHDL语言写的实时时钟 用数码管显示 基于的控制芯片是EP1C6Q24C08
用VHDL语言写的实时时钟 用数码管显示 基于的控制芯片是EP1C6Q24C08
VHDL/FPGA/Verilog 一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序
一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序
VHDL/FPGA/Verilog 用VHDL实现了Matlab中MedFilt1函数3阶中值滤波。进行排序时没有用软件使用的排序法
用VHDL实现了Matlab中MedFilt1函数3阶中值滤波。进行排序时没有用软件使用的排序法,而是通过简单的比较实现。
VHDL/FPGA/Verilog VHDL实现 SPWM 通过ADC1407转换实现变频控制和变幅控制; 通过LCD1602实现频率和调制比显示
VHDL实现 SPWM
通过ADC1407转换实现变频控制和变幅控制;
通过LCD1602实现频率和调制比显示
数学计算 源于老师的作业,实现将01代码转化成HDB3码,另外还有用VHDL语言编的,不过我这没有
源于老师的作业,实现将01代码转化成HDB3码,另外还有用VHDL语言编的,不过我这没有