源码工程 VHDL/FPGA/Verilog 人工审核无毒

一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序

所属分类 VHDL/FPGA/Verilog
文件大小 138 K
文件格式 RAR 文件
累计下载 56 次
分享作者
发布日期

资料详细技术说明

一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
top.syr 23.5 KB
包内组件
2 FILE
pepextractor.prj 37 B
包内组件
3 FILE
_primary.dat 241 B
包内组件
4 FILE
behavioral.asm 2.3 KB
包内组件
5 FILE
behavioral.dat 342 B
包内组件
6 FILE
_info 3.5 KB
包内组件
7 FILE
_primary.dat (子目录 #2) 472 B
包内组件
8 FILE
behavioral.asm (子目录 #2) 5 KB
包内组件
9 FILE
behavioral.dat (子目录 #2) 858 B
包内组件
10 FILE
_primary.dat (子目录 #3) 407 B
包内组件
11 FILE
behavioral.asm (子目录 #3) 6.9 KB
包内组件
12 FILE
behavioral.dat (子目录 #3) 1.1 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分