搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog 浮点加减运算的后规格化VHDL程序源代码

浮点加减运算的后规格化VHDL程序源代码，很不错，希望对大家有用

https://www.eeworm.com/dl/663/384322.html

下载: 74

查看: 1104

VHDL 浮点减运算

VHDL/FPGA/Verilog 通带为4500到5500的带通fir的VHDL程序

通带为4500到5500的带通fir的VHDL程序，经实践检验可用

https://www.eeworm.com/dl/663/390051.html

下载: 180

查看: 1047

4500 5500 VHDL fir

VHDL/FPGA/Verilog 采用VHDL语言编写的二-十进制编码器

采用VHDL语言编写的二-十进制编码器，在MAX+plus软件上实现，其中包括演示截图。

https://www.eeworm.com/dl/663/390391.html

下载: 194

查看: 1082

VHDL 语言编写十进制

VHDL/FPGA/Verilog 采用VHDL语言编写8线-3线优先编码器

采用VHDL语言编写8线-3线优先编码器，在MAX+plus软件下实现。

https://www.eeworm.com/dl/663/390392.html

下载: 62

查看: 1069

VHDL 语言编写编码器

VHDL/FPGA/Verilog 用CPLD/FPGA驱动ADC0809芯片的VHDL源程序

用CPLD/FPGA驱动ADC0809芯片的VHDL源程序

https://www.eeworm.com/dl/663/390485.html

下载: 114

查看: 1054

CPLD 0809 FPGA VHDL

VHDL/FPGA/Verilog 基于VHDL环境下的秒表设计源代码很好用的

基于VHDL环境下的秒表设计源代码很好用的

https://www.eeworm.com/dl/663/391002.html

下载: 141

查看: 1077

VHDL 环境源代码秒表设计

VHDL/FPGA/Verilog 使用VHDL实现通信脉冲编码调制（PCM）中的a律转换

使用VHDL实现通信脉冲编码调制（PCM）中的a律转换，并实现串并、并串转换。

https://www.eeworm.com/dl/663/391071.html

下载: 194

查看: 1196

VHDL PCM 通信脉冲编码调制

VHDL/FPGA/Verilog 这是一个简单的VHDL出租车计费系统

这是一个简单的VHDL出租车计费系统，这个是教材后面习题的答案。有参考价值。

https://www.eeworm.com/dl/663/391518.html

下载: 174

查看: 1078

VHDL 出租车计费系统

VHDL/FPGA/Verilog 使用VHDL编写的操作EEPROM来控制iic的读写操作

使用VHDL编写的操作EEPROM来控制iic的读写操作，很方便

https://www.eeworm.com/dl/663/391993.html

下载: 134

查看: 1104

EEPROM VHDL iic 编写

VHDL/FPGA/Verilog 用vhdl语言编写设计8位總線收發器

用vhdl语言编写设计8位總線收發器，很不错，大家快下啊

https://www.eeworm.com/dl/663/392070.html

下载: 28

查看: 1081

vhdl 8位语言编写

搜索结果

按分类筛选