搜索结果
找到约 87 项符合
vhd 的查询结果
按分类筛选
VHDL/FPGA/Verilog 数据选择器
数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。
VHDL/FPGA/Verilog 本程序是用VHDL语言实现异步通信控制器
本程序是用VHDL语言实现异步通信控制器，
hao1.vhd为主程序，hao1.scf为仿真波形
VHDL/FPGA/Verilog 这是很全的标准库啊
这是很全的标准库啊，不是1164.vhd，都是一些加，乘，除，平方等操作的包来的．
VHDL/FPGA/Verilog 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
汇编语言 乒乓球游戏机实验报告实验人： 大火虎设计课题： 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路： 采用按功能分块,将
乒乓球游戏机实验报告实验人： 大火虎设计课题： 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路： 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分，显示，键盘控制。设计过程： 1) 对4MHZ信号进行分频,得到所需的1HZ,及 ...
其他 The Hardware folder contains the following files:- 1) Sram_Interface.bit -----------------> Bi
The Hardware folder contains the following files:-
1) Sram_Interface.bit -----------------> Bitstream File
2) Sram_Interface.ucf -----------------> UCF File
3) Sram_Interface.vhd -----------------> Main Entity
4) Sram_Interface_tb.vhd ------------> Test Bench
5) SRAM_RD_WR.vhd ------------> S ...
VHDL/FPGA/Verilog 这些程序我用MAX+PlusII软件测试均能通过编译
这些程序我用MAX+PlusII软件测试均能通过编译，程序本身不复杂，旨在为刚接触VHDL语言的朋友提供一些样例，以便了解VHDL语言的基本构成。如果要运行测试，则新建文件名应于程序中实体名一致，文件后缀“.vhd”，不推荐直接通过复制、粘贴的方法录入程序，可能会引入错误字符。 ...
中间件编程 该程序是vhdl语言编写的fft变换的ip核代码
该程序是vhdl语言编写的fft变换的ip核代码，程序中共包含了36个.vhd文件
VHDL/FPGA/Verilog uart的VHDL源代码
uart的VHDL源代码，包括intface.VHD
UART_RX_TAB.VHD UART_INT_TB.VHD等
VHDL/FPGA/Verilog 用VHDL语言实现数显时钟
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块