搜索结果

找到约 5,196 项符合 verilog learning 的查询结果

按分类筛选

显示更多分类

技术资料 基于FPGA的数字低通滤波器

采用最新FPGA开发技术实现的数字低通滤波器,基于Verilog语言设计,支持高精度信号处理与实时滤波功能,适用于通信与嵌入式系统开发。
https://www.eeworm.com/dl/1003730.html
下载: 2
查看: 39

技术资料 ALTERA 232

适用于工业控制与数据传输项目开发,提供ALTERA系列芯片的232通信接口实现方案,基于Verilog语言编写,可直接用于串口通信模块设计。
https://www.eeworm.com/dl/1006720.html
下载: 3
查看: 32

精品软件 MODLESIM 6.50

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
https://www.eeworm.com/soft/129.html
下载: 93
查看: 11031

精品软件 MODELSIM SE 10.1A

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
https://www.eeworm.com/soft/203.html
下载: 79
查看: 6083

VHDL/Verilog/EDA源码 sdram.rar

SDRAM控制器,Verilog源码。适用SDRAM芯片:三星KM416S1120D,NEC uPD4516161AG5,OKI MSM56V1616,有详细的说明,可直接使用!
https://www.eeworm.com/dl/504/9739.html
下载: 138
查看: 1122

VHDL/FPGA/Verilog 详细描述了DM9000A网络接口芯片的功能

详细描述了DM9000A网络接口芯片的功能,对于DE2开发板上的学习很有帮助。还上载了C程序的实现以及Verilog 代码的实现,
https://www.eeworm.com/dl/663/285916.html
下载: 164
查看: 1101

VHDL/FPGA/Verilog Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. T

Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and different methodologies are compared using real-world exam ...
https://www.eeworm.com/dl/663/461363.html
下载: 168
查看: 1197

可编程逻辑 FPGA 建模

FPGA入门 建模”顾名思义就是“模块建立”的省略。FPGA的逻辑资源,好比乐高的积木,要组合乐高就是需要工具,那Verilog HDL就是FPGA建模的工具。
https://www.eeworm.com/dl/501323.html
下载: 2
查看: 136

学术论文 FIR数字滤波器的FPGA实现研究

采用Verilog HDL语言分剐实现了FIR数字滤波器的改进的串行结构、 并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计。
https://www.eeworm.com/dl/508903.html
下载: 1
查看: 75

技术资料 基于FPGA的多点温度采集

该软件主要实现基于FPGA的多点温度采集,通过LCD1602显示三个DS18B20温度传感器的值,设计语言是Verilog,已通过实物验证。
https://www.eeworm.com/dl/864823.html
下载: 8
查看: 3493