搜索：verilog learning - 虫虫下载站

技术资料  BDM COLDFIRE

bdm verilog 底层驱动部分，很好用，非常不错的

https://www.eeworm.com/dl/975502.html

下载: 5

查看: 627

COLDFIRE

技术资料  uart

这个是verilog 串口传输文档，已经过测试

https://www.eeworm.com/dl/980035.html

下载: 6

查看: 3409

uart

技术资料  编写高效率的test bench

关于verilog程序的验证测试代码，有效仿真

https://www.eeworm.com/dl/981784.html

下载: 4

查看: 2200

技术资料  流水灯

用 Verilog编写的流水灯程序，已经波形仿真。

https://www.eeworm.com/dl/981894.html

下载: 4

查看: 7583

流水灯

技术资料  ram 源码

用verilog 编写的双端口RAM的源程序

https://www.eeworm.com/dl/982179.html

下载: 9

查看: 6108

源码

技术资料  fifo源码含testbench

基于Quartus的FIFO设计 Verilog HDL语言含testbench

https://www.eeworm.com/dl/982653.html

下载: 6

查看: 242

testbench fifo 源码

技术资料  IIC总线源码

IIC总线源码，供参考，可用已调试 verilog

https://www.eeworm.com/dl/983299.html

下载: 3

查看: 6049

总线源码

技术资料  hzwjy2100

秒表设计 verilog hdl quartusii 9.0 modelsim 仿真平台

https://www.eeworm.com/dl/987806.html

下载: 8

查看: 440

hzwjy 2100

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模

基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模块的设计与实现　　9.6.3 改进型高低电平持续时间测量模块的设计与实现　　9.6.4 begin声明语句的使用方法　　9.6.5 initial语句和always语句 ...

https://www.eeworm.com/dl/663/197560.html

下载: 193

查看: 1393

Verilog-HDL 低电平 9.6 时间测量

汇编语言  本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。

本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。

https://www.eeworm.com/dl/644/301560.html

下载: 163

查看: 1104

verilog hdl 程序十字路口

搜索结果

按分类筛选