搜索：verilog learning - 虫虫下载站

加密解密  CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.

CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.

https://www.eeworm.com/dl/519/283382.html

下载: 97

查看: 1273

Verilog CRC 并行器件

VHDL/FPGA/Verilog 电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能

电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能

https://www.eeworm.com/dl/663/293988.html

下载: 125

查看: 1301

verilog fpga 电话计费器电话

其他嵌入式/单片机内容  DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号

DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号

https://www.eeworm.com/dl/687/344830.html

下载: 34

查看: 1098

DDS Verilog NIOSII NIOS

VHDL/FPGA/Verilog RS232 verilog coding 全参数化设计可以自己设定波特率时钟频率等完全FPGA实现调通

RS232 verilog coding 全参数化设计可以自己设定波特率时钟频率等完全FPGA实现调通

https://www.eeworm.com/dl/663/384886.html

下载: 86

查看: 1071

verilog coding FPGA 232

技术资料  IEEE Std 1364-2001 Standard Verilog hardware description language

·IEEE Std 1364-2001 Standard Verilog hardware description language

https://www.eeworm.com/dl/878966.html

下载: 1

查看: 1476

nbsp description Standard

技术资料  美国 San José State University 逻辑设计课件（Xilinx FPGA和Verilog）

·这是课程说明：EE178 is a class for students interested in designing synchronous digital circuits using Xilinx FPGA devices as the prototyping medium. EE178 is a hands-on lab class where students will complet

https://www.eeworm.com/dl/941695.html

下载: 8

查看: 6351

nbsp University Verilog

技术资料  Regex

正则表达式的学习资料正则表达式的学习资料-Regex learning source Regex learning source

https://www.eeworm.com/dl/906719.html

下载: 4

查看: 3126

Regex

matlab例程  The library is a C++/Python implementation of the variational building block framework introduced in

The library is a C++/Python implementation of the variational building block framework introduced in our papers. The framework allows easy learning of a wide variety of models using variational Bayesian learning

https://www.eeworm.com/dl/665/379729.html

下载: 137

查看: 1094

implementation variational introduced framework

VHDL/FPGA/Verilog 这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下的工程文件,并有波形仿真结果.

这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下的工程文件,并有波形仿真结果.

https://www.eeworm.com/dl/663/152144.html

下载: 45

查看: 1358

modlesim verilog PCM 电话

VHDL/FPGA/Verilog 用verilog 编写应用于图像压缩编码中使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。

用verilog 编写应用于图像压缩编码中使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。

https://www.eeworm.com/dl/663/159884.html

下载: 61

查看: 1383

lengthencoding verilog 编码 run

搜索结果

按分类筛选