搜索：verilog learning - 虫虫下载站

VHDL/FPGA/Verilog it is source code of 32 bit register and testbench for tht register written in verilog.

it is source code of 32 bit register and testbench for tht register written in verilog.

https://www.eeworm.com/dl/663/490174.html

下载: 100

查看: 1131

VHDL/FPGA/Verilog 针对C语言编程者的Verilog开发指南实例

针对C语言编程者的Verilog开发指南实例

https://www.eeworm.com/dl/663/491500.html

下载: 162

查看: 1100

Verilog C语言编程开发指南

VHDL/Verilog/EDA源码  用verilog实现fpga的通用分频器的实现

用verilog实现了奇数和偶数不同的分频器设计

https://www.eeworm.com/dl/512237.html

下载: 1

查看: 94

verilog fpga 分频器

书籍  eetop.cn_Verilog HDL程序设计与实践(xilinx)

eetop.cn_Verilog HDL程序设计与实践(xilinx)

https://www.eeworm.com/dl/514845.html

下载: 2

查看: 134

cn_Verilog xilinx eetop HDL 程序设计实践eetop.cn_Verilog HDL程序设计与实践(xilinx)

技术资料  基于FPGA的UART设计的Verilog实现程序的简介

该文档为基于FPGA的UART设计的Verilog实现程序的简介资料，讲解的还不错，感兴趣的可以下载看看…………………………

https://www.eeworm.com/dl/744568.html

下载: 6

查看: 5178

fpga uart verilog

技术资料  FPGA设计中DAC控制的Verilog实现修订稿

该文档为FPGA设计中DAC控制的Verilog实现修订稿资料，讲解的还不错，感兴趣的可以下载看看…………………………

https://www.eeworm.com/dl/745479.html

下载: 5

查看: 437

fpga

技术资料  spi 通信的master部分使用的verilog语言实现

spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);&nbsp; &nbsp; input rstb,clk,mlb,start;&nbsp; &nbsp; input [7:0] tdat;&nbsp; //transmit data&nbsp; &nbsp; input [1:0] cdiv;&nbsp; //clock divider input din; ou ...

https://www.eeworm.com/dl/829126.html

下载: 1

查看: 895

spi 通信 master verilog

技术资料  基于verilog HDL的状态机8位流水灯

基于verilog HDL的状态机8位流水灯.适合感兴趣的人学习参考

https://www.eeworm.com/dl/832960.html

下载: 5

查看: 1450

verilog hdl 流水灯

技术资料  AES加密算法的硬件实现硬件语言为verilog

AES加密算法的硬件实现，硬件语言为verilog

https://www.eeworm.com/dl/834129.html

下载: 7

查看: 8619

aes加密算法 verilog

技术资料  XILINX FPGA Verilog编程大全 2015网络版

XILINX FPGA Verilog编程大全

https://www.eeworm.com/dl/838915.html