搜索结果

找到约 5,359 项符合 verilog hdl 是什么? 的查询结果

按分类筛选

显示更多分类

学术论文 基于FPGA的机器人视频监视系统

随着电子科学、图像传输处理技术与理论的迅速发展,机器人视频监控技术的实际研究与应用曰益得到重视,并不断地在许多领域取得骄人的成果。特别是近年来,机器人视频监控技术已成为高技术领域一个重要的研究课题。 本论文详细介绍了一种机器人视频监视系统的设计方案,实现了具有前端视频采集、图像传输处理功能的FPGA系统 ...
https://www.eeworm.com/dl/514/12548.html
下载: 196
查看: 1222

学术论文 高速实时数据采集系统的设计与实现

数据采集处理技术是现代信号处理的基础,广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展,人们面临的信号处理任务越来越繁重,对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性,结合SDRAM的高速、大容量、价格优势,在设计高速实时数据采集系统 ...
https://www.eeworm.com/dl/514/13030.html
下载: 59
查看: 1157

书籍源码 SystemC片上系统设计的源代码: 书籍介绍: SystemC是被实践证明的优秀的系统设计描述语言

SystemC片上系统设计的源代码: 书籍介绍: SystemC是被实践证明的优秀的系统设计描述语言,它能够完成从系统到门级、从软件到硬件、从设计到验证的全部描述。SystemC 2.01已作为一个稳定的版本提交到IEEE,申请国际标准。 本书为配合清华大学电子工程系SystemC相关课程的教学而编写。全书分9章,内容包括:硬件描述语言的 ...
https://www.eeworm.com/dl/532/141708.html
下载: 45
查看: 1363

技术资料 基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现.rar

数据采集处理技术是现代信号处理的基础,广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展,人们面临的信号处理任务越来越繁重,对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性,结合SDRAM的高速、大容量、价格优势,在设计高速实时数据采集系统 ...
https://www.eeworm.com/dl/887483.html
下载: 3
查看: 1931

技术资料 高速实时数据采集系统的设计与实现

数据采集处理技术是现代信号处理的基础,广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展,人们面临的信号处理任务越来越繁重,对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性,结合SDRAM的高速、大容量、价格优势,在设计高速实时数据采集系统 ...
https://www.eeworm.com/dl/923971.html
下载: 5
查看: 8107

技术资料 DVBT系统信道内码解码的FPGA设计

本论文主要介绍了欧洲数字电视地面传输标准DVB-T系统信道内码解码部分所有模块的方案设计,算法仿真及FPGA硬件电路设计.内码解码部分模块包括星座解映射模块,比特解交织模块,数据格式转换模块,符号解交织模块,解增信删余以及Viterbi译码模块.其中,本人根据DVB-T星座映射图的规律,提出了一种8电平量化的星座解映射方法,其次, ...
https://www.eeworm.com/dl/928834.html
下载: 1
查看: 9413

技术资料 SOPC中FPGAIP核配置方案研究与实现

本论文首先介绍SOPC的发展、应用及IP核复用技术,在研究FPGA的配置流程和I2C数据总线协议的基础上提出了在SOPC系统中用I2C总线对FPGA进行配置的方案。接着采用自顶向下的IC设计方法,通过Verilog HDL语言编程设计了I2C的主、从IP固核。利用FPGA软硬件接口系统机制的规律建立了I2C IP固核与FPGA配置部分、配置控制部分的连接 ...
https://www.eeworm.com/dl/931301.html
下载: 6
查看: 9773

技术教程 华为内部资料大全2-1

华为 FPGA设计高级技巧Xilinx篇.pdf 华为 Verilog基本电路设计指导书.pdf 华为 大规模逻辑设计指导书.pdf RD_射频基础知识培训.pdf 华为C语言编程规范总则.pdf 华为EMC资料-94页-2.5M.PDF 华为笔试题大全(史上最齐全).doc 华为模拟电路上册-117页-1.1M-pdf版.pdf 华为模拟电路下册-82页-1.0M-pdf版.pdf ...
https://www.eeworm.com/dl/538/12759.html
下载: 22
查看: 1246

其他书籍 IP核生成器生成 ip 后有两个文件对我们比较有用

IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则 asyn_fifo.veo 给出了例化该核方式(或者在 Edit->Language Template->COREGEN 中找到 verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库 的模块,仿真时该文件也要加入工程。 ...
https://www.eeworm.com/dl/542/176803.html
下载: 38
查看: 1041

VHDL/FPGA/Verilog 文章介绍了系统的硬件电路原理与具体实现方法

文章介绍了系统的硬件电路原理与具体实现方法,其中主要包括载波恢 复电路,PN 码捕获电路和跟踪电路,并针对Xilinx 公司FPGA 的特点,对各电 路的实现进行优化设计,在不影响系统稳定性和精度的前提下,减少硬件资源 消耗,提高硬件利用率。设计利用Verilog 硬件描述语言完成,通过后仿真验证 电路正确性,并给出综合结果 ...
https://www.eeworm.com/dl/663/438933.html
下载: 65
查看: 1059