DVBT系统信道内码解码的FPGA设计

本论文主要介绍了欧洲数字电视地面传输标准DVB-T系统信道内码解码部分所有模块的方案设计,算法仿真及FPGA硬件电路设计.内码解码部分模块包括星座解映射模块,比特解交织模块,数据格式转换模块,符号解交织模块,解增信删余以及Viterbi译码模块.其中,本人根据DVB-T星座映射图的规律,提出了一种8电平量化的星座解映射方法,其次,按照DVB-T内交织的方案,本人设计了解比特交织和解符号交织的方案并完成其硬件设计.最后,通过对各种Viterbi算法的比较,本人选取了8电平量化,截尾译码深度为54的寄存器交换算法作为本方案的卷积码解码算法,并完成其FPGA设计.本论文首先介绍了DVB-T基本原理,接着对DVB-T信道编码方案进行了详细的阐述,这是本人制定信道内码解码方案的基础.然后,在对内码解码所有模块进行C语言和MATLAB算法仿真的基础上,完成了内码解码总模块的FPGA设计,系统所有的硬件电路设计都采用了Verilog HDL语言编写.最后,通过在Quartus Ⅱ下的仿真验证了本模块能够正确的译码并且性能良好.

点击标签浏览更多相关技术资料资源：