搜索：verilog hdl 是什么？

找到约 5,359 项符合「verilog hdl 是什么？」的查询结果

结果 5,359

热门搜索： STM32 FPGA PCB设计电路图 51单片机嵌入式 Arduino MATLAB Verilog Python

https://www.eeworm.com/dl/654/245297.html 数据结构

2048点的fft的算法源程序

2048点的fft的算法源程序，应用verilog编程实现。

下载 105

查看 1056

#2048 #fft #算法 #源程序

https://www.eeworm.com/dl/663/249359.html VHDL/FPGA/Verilog

jpeg格式到bmp格式的硬件实现

jpeg格式到bmp格式的硬件实现，verilog开发，fpga 实现。

下载 195

查看 1043

#jpeg #bmp #硬件实现

https://www.eeworm.com/dl/663/293400.html VHDL/FPGA/Verilog

用FPGA实现带马表日历的电子表

用FPGA实现带马表日历的电子表，verilog代码。

下载 161

查看 1091

#FPGA #马表 #电子表

https://www.eeworm.com/dl/647/315286.html 嵌入式/单片机编程

opb接口sdram控制器源码

opb接口sdram控制器源码，标准参考设计，verilog语言

下载 194

查看 1053

#sdram #opb #接口 #控制器

https://www.eeworm.com/dl/663/351923.html VHDL/FPGA/Verilog

在vhdl开发环境下

在vhdl开发环境下，关于协议PS2 verilog 源码

下载 119

查看 1089

#vhdl #开发环境

https://www.eeworm.com/dl/663/360264.html VHDL/FPGA/Verilog

stbc空时编码源码

stbc空时编码源码，非常好的程序。verilog程序

下载 105

查看 1066

#stbc #空时编码 #源码

https://www.eeworm.com/dl/647/386835.html 嵌入式/单片机编程

在FPGA设计中

在FPGA设计中，多时钟设计策略。采用verilog描述。

下载 178

查看 1031

#FPGA

https://www.eeworm.com/dl/663/408518.html VHDL/FPGA/Verilog

自己编写的串并变换的fpga程序

自己编写的串并变换的fpga程序，使用verilog语言

下载 107

查看 1100

#fpga #编写 #变换 #程序

https://www.eeworm.com/dl/663/408519.html VHDL/FPGA/Verilog

自己编写的并串变换的fpga程序

自己编写的并串变换的fpga程序，使用verilog语言

下载 93

查看 1060

#fpga #编写 #变换 #程序

https://www.eeworm.com/dl/678/423590.html 系统设计方案

基于FPGA的红外接收模块

基于FPGA的红外接收模块，内含代码，采用VERILOG编写。

下载 186

查看 1161

#FPGA #红外接收 #模块