使用Ti提供的支持库编写的1024、2048或4096点FFT
上传时间: 2014-01-03
上传用户:ukuk
基于FPGA的2048点FFT的verilog实现的源代码。
上传时间: 2014-12-02
上传用户:GavinNeko
2048点FFT在TMS320C240x定点DSP上的实现2048点FFT在TMS320C240x定点DSP上的实现
上传时间: 2014-01-10
上传用户:yzy6007
2048点的fft的算法源程序,应用verilog编程实现。
上传时间: 2016-01-11
上传用户:hn891122
通讯屏控制卡串口发送 最大控制宽度达2048列,1个位表示屏上1个点,则宽度使用256个8位的字节;最大控制高度为512行。 与显示屏对应的显示数据存储在数据缓冲区的左上角。若是双色屏,则先按照显示屏的实际高度先存储红色数据,然后紧接着存储绿色数据。例如,若显示屏的高度为128行,则PictureBuf[0]-PictureBuf[127]存储128行红色数据,PictureBuf[128]-PictureBuf[255]存储绿色数据
上传时间: 2013-12-24
上传用户:x4587
ITU规范G.704。E1帧结构定义。Synchronous frame structures used at 1544, 6312, 2048, 8448 and 44 736 kbit/s hierarchical levels
标签: Synchronous structures frame 1544
上传时间: 2016-03-24
上传用户:lnnn30
2048点FFT,54系列在C5000下运行
上传时间: 2013-12-24
上传用户:zhaoq123
VC源码.用于大数检测素性,可用至2048比特的大数
上传时间: 2014-01-19
上传用户:kelimu
This example code takes and averages 2048 analog measurements from input P1.4 using ADC0, then prints the results to a terminal window via the UART.
标签: measurements averages example analog
上传时间: 2016-06-12
上传用户:xuan‘nian
使用windows csp 簽發2048 bits 憑證
上传时间: 2013-12-23
上传用户:yimoney