搜索：verilog hdl 是什么？

找到约 5,359 项符合「verilog hdl 是什么？」的查询结果

结果 5,359

热门搜索： STM32 FPGA PCB设计电路图 51单片机嵌入式 Arduino MATLAB Verilog Python

https://www.eeworm.com/dl/927642.html 技术资料

Matlab_simulink在FPGA设计中的应用

matlab与FPGA结合使用利用SIMULINK构建模块转换成HDL文件在FPGA中使用

下载 6

查看 2614

#Matlab_simulink #FPGA #设计

https://www.eeworm.com/dl/663/310568.html VHDL/FPGA/Verilog

时钟

时钟，信号灯verilog for FPGA

下载 159

查看 1057

#时钟

https://www.eeworm.com/dl/869495.html 技术资料

IEEE_Std_1364-2005_VerilogHDL

IEEE Standard for Verilog Hardware Description Language

下载 10

查看 9314

#IEEE #Verilog

https://www.eeworm.com/dl/912911.html 技术资料

8051core(vlog) RTL

MCU IP Core RISC RTL(verilog)

下载 9

查看 295

#8051 #core #vlog

https://www.eeworm.com/dl/877257.html 技术资料

QUICKLOGIC QUICKWORKS 9.8.4

此最新版本的QuickWorks工具套件可以为PolarPro器件提供一个完整的设计环境，包括综合、仿真、时序和功率分析。同时，QuickWorks 9.8还包括的新的功能有：集成Precision Synthesis 综合工具：VHDL和Verilog综合可对QuickLogic器件进行优化，为RTL和FPGA设计提供内置的电路图观察功能，以使RTL资源的调 ...

下载 6

查看 3900

#QUICKLOGIC #QUICKWORKS

https://www.eeworm.com/dl/663/321145.html VHDL/FPGA/Verilog

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、 ...

下载 129

查看 2255

#CPU #verilog #FLAG #语言

https://www.eeworm.com/dl/542/262404.html 其他书籍

暂时没有好的C资料了

暂时没有好的C资料了，先上传一本VERILOG书籍吧，verilog golden中文版，很不错的，欢迎下载

下载 178

查看 1027

#暂时

https://www.eeworm.com/dl/906845.html 技术资料

FPGA

北航夏宇闻verilog讲稿ppt 名师讲堂让你快速学会fpga-Wen Yu Xia Beihang ppt teacher verilog script allows you to quickl

下载 2

查看 3308

#FPGA

https://www.eeworm.com/dl/534/398346.html 其他

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...

下载 38

查看 2092

#分 #计时 #数字

https://www.eeworm.com/dl/663/110022.html VHDL/FPGA/Verilog

电梯控制电路

电梯控制电路，用verilog写

下载 144

查看 1054

#电梯控制 #电路