搜索：verilog hdl 是什么？

https://www.eeworm.com/dl/663/447559.html VHDL/FPGA/Verilog

华为内部的FPGA设计培训教程

华为内部的FPGA设计培训教程，详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。

下载 197

·

查看 1211

#FPGA #华为 #培训教程

https://www.eeworm.com/dl/883267.html 技术资料

数字电路设计与VerilogHDL.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路设计与VerilogHDL.pdf

下载 4

·

查看 8649

#VerilogHDL #数字电路

https://www.eeworm.com/dl/949645.html 技术资料

VHDL_与数字电路设计.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL_与数字电路设计.pdf

下载 6

·

查看 6883

#VHDL #数字电路

https://www.eeworm.com/dl/542/279329.html 其他书籍

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. Th

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. This interface is available in 32-bit and 64- bit versions, with support for multiple Xilinx FPGA device families. It is designed to support both Verilog-HDL and VHDL. The design ...

下载 44

·

查看 1074

#interface #PCI #pre-implemented #LogiCORE

https://www.eeworm.com/dl/655/445931.html 微处理器开发

第1 章体系结构第1 问: Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式 A:复位后的模式,即管理模式.

下载 79

·

查看 1089

#模式 #CPU #mov #LR

https://www.eeworm.com/dl/fpga/doc/17937.html 教程资料

FPGA开发板上写的Verilog代码功能是从电脑端发送一个字节

FPGA开发板上写的Verilog代码：\r\n功能是从电脑端发送一个字节，然后把它接收回来。\r\n

下载 107

·

查看 1112

#Verilog #FPGA #开发板 #代码

https://www.eeworm.com/dl/663/182649.html VHDL/FPGA/Verilog

利用FPGA实现浮点运算的verilog代码希望能够给需要做这方面研究的同仁有所帮助

下载 152

·

查看 1124

#verilog #FPGA #浮点运算 #代码

https://www.eeworm.com/dl/663/234359.html VHDL/FPGA/Verilog

一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard mem

一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage.两种方式,包含testbench

下载 49

·

查看 1066

#using #Fifo #registers #declared

https://www.eeworm.com/dl/663/273442.html VHDL/FPGA/Verilog

符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.

下载 163

·

查看 1089

#modelsim #Verilog #8051 #UART

https://www.eeworm.com/dl/694/302673.html 并行计算

采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

下载 33

·

查看 1223

#VERILOG #语言 #浮点数 #乘法运算