搜索：verilog hdl 是什么？

https://www.eeworm.com/dl/663/388882.html VHDL/FPGA/Verilog

verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient

verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

下载 147

·

查看 1118

#input #Dividend #Quotient #verilog

https://www.eeworm.com/dl/663/418565.html VHDL/FPGA/Verilog

verilog写的39阶通带为20KHz的半带fir滤波器

verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。

下载 171

·

查看 1122

#verilog #KHz #fir #20

https://www.eeworm.com/dl/648/419785.html 单片机开发

基于摩托罗拉单片机MC68HC11E的SPI总线的verilog实现

下载 64

·

查看 1105

#verilog #11E #SPI #MC

https://www.eeworm.com/dl/527/487818.html 通讯/手机编程

用verilog实现fir滤波器,实现了一个8阶的fir滤波器

下载 69

·

查看 1327

#fir #verilog #滤波器 #8阶

https://www.eeworm.com/dl/744756.html 技术资料

FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+

FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来，我们可以用更加直观的方式观察波形， ...

下载 8

·

查看 9751

#fpga #ad9238

https://www.eeworm.com/dl/744758.html 技术资料

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。 ...

下载 13

·

查看 7936

#fpga

https://www.eeworm.com/dl/745241.html 技术资料

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc ...

下载 11

·

查看 3223

#华为 #fpga #verilog

https://www.eeworm.com/dl/834084.html 技术资料

基于QuartusII的LCD1602-Verilog 源代码可以直接应用于FPGA开发板

基于QuartusII的LCD1602-Verilog 源代码，可以直接应用于FPGA开发板。

下载 6

·

查看 7464

#quartusii #lcd

https://www.eeworm.com/dl/860543.html 技术资料

由ISE开发的FPGA工程文件，显示相关，包括视频接口，用Verilog开发，可以参考学习

下载 9

·

查看 8063

#ISE #FPGA

https://www.eeworm.com/dl/663/342294.html VHDL/FPGA/Verilog

(2,1,9)卷积编解码器

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

下载 151

·

查看 1207

#卷积 #编解码器