搜索：verilog hdl 是什么？

VHDL/FPGA/Verilog verilog编写的全功能串口

verilog编写的全功能串口

https://www.eeworm.com/dl/663/126522.html

下载: 125

查看: 1146

verilog 编写串口

VHDL/FPGA/Verilog verilog实现ALU的源代码

verilog实现ALU的源代码，并提供了一个详细的测试平台！

https://www.eeworm.com/dl/663/132035.html

下载: 47

查看: 1193

verilog ALU 源代码

VHDL/FPGA/Verilog This free cpu-ip! use verilog

This free cpu-ip! use verilog

https://www.eeworm.com/dl/663/136150.html

下载: 137

查看: 1107

verilog cpu-ip This free

VHDL/FPGA/Verilog verilog ADPLL file with testbench.v

verilog ADPLL file with testbench.v

https://www.eeworm.com/dl/663/173473.html

下载: 124

查看: 1122

testbench verilog ADPLL file

编辑器/阅读器  SOURCE INSIGHT的verilog语法插件

SOURCE INSIGHT的verilog语法插件，SOURCE INSIGHT支持自动完成等功能，是一个不错的硬件语言编辑分析器

https://www.eeworm.com/dl/626/180700.html

下载: 109

查看: 1328

INSIGHT verilog SOURCE 插件

嵌入式/单片机编程  verilog实现电子时钟模块

verilog实现电子时钟模块，输入60Hz时钟信号和复位，输出时分秒，共6位，每位7段输出用于驱动

https://www.eeworm.com/dl/647/183930.html

下载: 55

查看: 1101

verilog 电子时钟模块

VHDL/FPGA/Verilog Viterbi算法的Verilog源代码。

Viterbi算法的Verilog源代码。

https://www.eeworm.com/dl/663/184942.html

下载: 94

查看: 1085

Viterbi Verilog 算法源代码

VHDL/FPGA/Verilog master spi的源代码（verilog）

master spi的源代码（verilog），包括文档，测试程序

https://www.eeworm.com/dl/663/189590.html

下载: 90

查看: 1145

verilog master spi 源代码

微处理器开发  intel 8088 架构的verilog代码

intel 8088 架构的verilog代码，可以综合下载，在fpga上实现8088调试。

https://www.eeworm.com/dl/655/194049.html

下载: 151

查看: 1166

verilog intel 8088 架构

Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in engineer. This paper will discuss a var ...

https://www.eeworm.com/dl/542/200846.html

下载: 145

查看: 1083

Verilog VHDL and 状态

搜索结果

按分类筛选