搜索结果
找到约 5,359 项符合
verilog hdl 是什么? 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1954)
- VHDL/FPGA/Verilog (1577)
- 学术论文 (163)
- 教程资料 (135)
- 其他书籍 (130)
- 其他 (126)
- 可编程逻辑 (101)
- 嵌入式/单片机编程 (93)
- 其他嵌入式/单片机内容 (92)
- 单片机开发 (82)
- VIP专区 (42)
- VHDL/Verilog/EDA源码 (39)
- 微处理器开发 (38)
- 源码 (37)
- 软件设计/软件工程 (36)
- 技术书籍 (35)
- 串口编程 (34)
- 汇编语言 (31)
- 加密解密 (28)
- 电子书籍 (25)
- 系统设计方案 (25)
- 通讯/手机编程 (24)
- 单片机编程 (21)
- 精品软件 (20)
- 文件格式 (17)
- 技术教程 (16)
- 教程资料 (16)
- 文章/文档 (16)
- 书籍源码 (15)
- 编译器/解释器 (15)
- 书籍 (14)
- 操作系统开发 (14)
- 中间件编程 (14)
- 教程 (11)
- ALTERA FPGA开发软件 (11)
- Linux/Unix编程 (11)
- Java编程 (11)
- 软件工程 (10)
- USB编程 (10)
- 并行计算 (10)
- 压缩解压 (9)
- 数学计算 (9)
- DSP编程 (8)
- 嵌入式综合 (8)
- *行业应用 (8)
- Internet/网络编程 (7)
- 通讯编程文档 (7)
- matlab例程 (7)
- VC书籍 (7)
- 其他文档 (6)
- 模拟电子 (6)
- 人工智能/神经网络 (6)
- 数据结构 (6)
- 应用设计 (5)
- 无线通信 (5)
- EDA相关 (5)
- allegro (5)
- 游戏 (5)
- 技术管理 (5)
- Java书籍 (5)
- Delphi控件源码 (5)
- 行业发展研究 (5)
- PCB相关 (4)
- 开发工具 (4)
- 实用工具 (4)
- 教程资料 (4)
- J2ME (4)
- 其他行业 (4)
- 人物传记/成功经验 (4)
- 电源技术 (3)
- 行业应用文档 (3)
- 数据库系统 (3)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- 测试测量 (3)
- Mentor (3)
- SCSI/ASPI (3)
- FlashMX/Flex源码 (3)
- 并口编程 (3)
- RFID编程 (3)
- 软件 (2)
- 手册 (2)
- 论文 (2)
- 笔记 (2)
- 其他 (2)
- FPGA (2)
- 电子书籍 (2)
- 设计相关 (2)
- 仿真技术 (2)
- 传感与控制 (2)
- 通信网络 (2)
- FPGA (2)
- 编辑器/阅读器 (2)
- 磁盘编程 (2)
- 家庭/个人应用 (2)
- Windows CE (2)
- GPS编程 (2)
- 经验 (1)
- C/C++语言编程 (1)
- 电路图 (1)
VHDL/Verilog/EDA源码 曼彻斯特编解码Verilog代码.zip
这是曼彻斯特编码的Verilog部分的源代码程序,希望能够对大家有所帮助哦。
实用工具 VHDL和Verilog转换软件3
这是一款相当不错的VHDL和Verilog转换软件。希望对大家有所帮助。
VHDL/Verilog/EDA源码 基于Verilog的SRAM读写控制
基于Verilog hdl语言的SRAM读写控制
经验分享 一些Verilog学习程序
FPGAfpga经验谈(相当好).pdf
教程资料 使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
教程资料 verilog代码读写SDRAM 不带仿真
verilog 代码,读写SDRAM 不带仿真,需要自己编写测试文件
教程资料 多个Verilog和vhdl程序例子
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
教程资料 i2c code for the verilog
i2c code for the verilog
allegro Verilog Coding Style for Efficient Digital Design
 
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...
Mentor Design Safe Verilog State Machine(Synplicity)
 
One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sourcecode, and implement them with either sequential, gray, or one-hot encoding. But alsoperform a reachability ana ...