搜索：verilog hdl 开发教程

https://www.eeworm.com/dl/655/200691.html 微处理器开发

verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写

下载 30

·

查看 1149

#verilog #hdl #CPU #编写

https://www.eeworm.com/dl/663/289446.html VHDL/FPGA/Verilog

通用串行异步收发器8251的Verilog HDL源代码.doc

下载 44

·

查看 1138

#Verilog #8251 #HDL

https://www.eeworm.com/dl/663/295814.html VHDL/FPGA/Verilog

这是关于2分频的vhdl实现和verilog hdl实现

这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。

下载 115

·

查看 1101

#verilog #vhdl #hdl #分频

https://www.eeworm.com/dl/663/297720.html VHDL/FPGA/Verilog

用Verilog HDL实现的曼彻斯特编码器和解码器。

下载 72

·

查看 1107

#Verilog #HDL #曼彻斯特 #编码器

https://www.eeworm.com/dl/663/336413.html VHDL/FPGA/Verilog

帧同步Verilog HDL源程序实现接收机的同步功能

下载 101

·

查看 1332

#Verilog #HDL #帧同步 #源程序

https://www.eeworm.com/dl/663/353951.html VHDL/FPGA/Verilog

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

下载 103

·

查看 1140

#Verilog #C68013 #68013 #SLAVE

https://www.eeworm.com/dl/663/361490.html VHDL/FPGA/Verilog

这是用Verilog HDL写的可调占空比分频控制器

这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用

下载 48

·

查看 1058

#Verilog #HDL #分频 #控制器

https://www.eeworm.com/dl/663/369657.html VHDL/FPGA/Verilog

精通verilog HDL语言编程源码之4--常用除法器设计

下载 183

·

查看 1095

#verilog #HDL #语言编程 #源码

https://www.eeworm.com/dl/663/369663.html VHDL/FPGA/Verilog

精通verilog HDL语言编程源码之7——伪随机序列应用设计

下载 135

·

查看 1106

#verilog #HDL #语言编程 #源码

https://www.eeworm.com/dl/663/386580.html VHDL/FPGA/Verilog

《Verilog HDL数字控制系统设计实例》-冼进-源代码

下载 178

·

查看 1120

#Verilog #HDL #数字控制