搜索：verilog - 虫虫下载站

VHDL/FPGA/Verilog verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y

verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y

https://www.eeworm.com/dl/663/388881.html

下载: 89

查看: 1103

其他书籍  模拟电路设计软件仿真语言和数字语言VERILOG想对应主要用于模拟系统建模

模拟电路设计软件仿真语言和数字语言VERILOG想对应主要用于模拟系统建模

https://www.eeworm.com/dl/542/395669.html

下载: 88

查看: 1087

VERILOG 语言模拟电路设计数字

VHDL/FPGA/Verilog vhdl语言和verilog语言转换工具能很容易的实现两种语言的相互转换

vhdl语言和verilog语言转换工具能很容易的实现两种语言的相互转换

https://www.eeworm.com/dl/663/450237.html

下载: 124

查看: 1079

verilog vhdl 语言转换

技术资料  使用verilog语言实现FPGA上的串口程序编写，可实现9600波特率下的收发功能

使用verilog语言实现FPGA上的串口程序编写，可实现9600波特率下的收发功能，且占用逻辑单元较少

https://www.eeworm.com/dl/854955.html

下载: 9

查看: 8289

verilog语言 fpga 串口程序

技术资料  38译码器基于FPGA的详尽的Verilog HDL源码，可实现拨动开关小灯对应亮灭

38译码器基于FPGA的详尽的Verilog HDL源码，可实现拨动开关小灯对应亮灭

https://www.eeworm.com/dl/858700.html

下载: 8

查看: 1683

38译码 FPGA

嵌入式/单片机编程  這是一堆verilog的source code.包含許多常用的小電路.還不錯用.

這是一堆verilog的source code.包含許多常用的小電路.還不錯用.

https://www.eeworm.com/dl/647/134574.html

下载: 106

查看: 1088

verilog source code

VHDL/FPGA/Verilog 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能

用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能

https://www.eeworm.com/dl/663/144916.html

下载: 125

查看: 1082

Verilog DHL 语言编写

VHDL/FPGA/Verilog 指令译码电路的设计。主要用在数字电路的设计中。所用语言为Verilog HDL.

指令译码电路的设计。主要用在数字电路的设计中。所用语言为Verilog HDL.

https://www.eeworm.com/dl/663/147619.html

下载: 167

查看: 1074

Verilog HDL 指令译码电路

VHDL/FPGA/Verilog 基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

https://www.eeworm.com/dl/663/157036.html

下载: 165

查看: 1147

Verilog FPGA HDL 接口

其他  用verilog编写的程序,用来计算误码率的,可以在编码和解码过程中用的到的!

用verilog编写的程序,用来计算误码率的,可以在编码和解码过程中用的到的!

https://www.eeworm.com/dl/534/170906.html

下载: 61

查看: 1166

verilog 编写程序计算

搜索结果

按分类筛选