搜索结果

找到约 8,501 项符合 system verilog 的查询结果
相关度 上传时间 下载量 查看数
共 8,501 条结果

按分类筛选

显示更多分类

技术资料 一体化工作站在大气污染监测系统的应用Application of Industrial Workstation in Air pollution Measurement system

介绍工业污染源大气污染物排放连续监测系统的系统结构和应用范围，重点讨论一体化工作站在此系统中实际应用和性能特点。关键词:一体化工作站；大气污染监测；数据采集和通讯Abstract
https://www.eeworm.com/dl/920365.html
下载: 7
查看: 4508

技术资料 期刊论文：Image Measurement System of Bubble Characteristic Parameters&nbsp

·期刊论文：Image Measurement System of Bubble Characteristic Parameters in Aerated Water Flows
https://www.eeworm.com/dl/937552.html
下载: 8
查看: 6614

技术资料 Ensemble SVM Regression Based Multi-View Face Detection System

·Ensemble SVM Regression Based Multi-View Face Detection System
https://www.eeworm.com/dl/940417.html
下载: 2
查看: 5494

技术资料 期刊论文：An image retrieval system based on fractal dimension

·期刊论文：An image retrieval system based on fractal dimension
https://www.eeworm.com/dl/947581.html
下载: 9
查看: 5967

VHDL/FPGA/Verilog 这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.
https://www.eeworm.com/dl/663/128465.html
下载: 162
查看: 1165

VHDL/FPGA/Verilog 能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算

能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术
https://www.eeworm.com/dl/663/135715.html
下载: 135
查看: 1101

VHDL/FPGA/Verilog D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.

D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
https://www.eeworm.com/dl/663/147617.html
下载: 74
查看: 1374

其他 推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用

推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用
https://www.eeworm.com/dl/534/152706.html
下载: 96
查看: 1066

VHDL/FPGA/Verilog Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
https://www.eeworm.com/dl/663/176688.html
下载: 123
查看: 1107

VHDL/FPGA/Verilog 4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.

4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.
https://www.eeworm.com/dl/663/195746.html
下载: 30
查看: 1110