搜索结果
找到约 444 项符合
pll 的查询结果
按分类筛选
- 全部分类
- 技术资料 (194)
- 通讯/手机编程 (27)
- VHDL/FPGA/Verilog (19)
- 单片机开发 (18)
- 学术论文 (14)
- 模拟电子 (13)
- 微处理器开发 (13)
- DSP编程 (11)
- 单片机编程 (10)
- matlab例程 (10)
- 其他书籍 (7)
- 系统设计方案 (7)
- 其他嵌入式/单片机内容 (7)
- 电子书籍 (6)
- 嵌入式/单片机编程 (6)
- 电子技术 (5)
- 教程资料 (5)
- 软件设计/软件工程 (5)
- 其他 (4)
- 可编程逻辑 (4)
- VIP专区 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- GPS编程 (3)
- 书籍 (2)
- 电源技术 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 编译器/解释器 (2)
- 嵌入式Linux (2)
- 中间件编程 (2)
- 源码 (1)
- 手册 (1)
- 论文 (1)
- FPGA (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 操作系统开发 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- DSP工具/软件 (1)
- 电路设计 (1)
- 电子书籍 (1)
- 源码/资料 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 网络 (1)
- 文件格式 (1)
- uCOS (1)
- 交通/航空行业 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- RFID编程 (1)
- 3G开发 (1)
- 精品软件 (1)
嵌入式/单片机编程 关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
DSP编程 pll算法是来自经典的DSP的C程序和汇编程序库
pll算法是来自经典的DSP的C程序和汇编程序库
文章/文档 对于如何设计数字PLL的参数很有帮助. 分析了在最小等效噪声带宽
对于如何设计数字PLL的参数很有帮助.
分析了在最小等效噪声带宽,最小相位均方误差,以及最短锁定时间三种意义上的参数优化设计
DSP编程 This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi
This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The
clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two ...
技术资料 《锁相环(PLL)电路设计与应用》(日)远坂俊昭 高清中文版
《锁相环(PLL)电路设计与应用》内容丰富、实用性强,便于读者自学与阅读理解,可供电子、通信等领域技术人员以及大学相关专业的本科生、研究生参考,也可供广大的电子爱好者学习参考。
技术资料 TI发布可定制编程的3-PLL时钟合成器乘法器除法器
TI推出的CDC706是目前市场上体积最小且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形非常小巧,但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。
嵌入式Linux 在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3
在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3
通讯/手机编程 三星的有关ARM9的S3C 系列的PLL频率设置软件
三星的有关ARM9的S3C 系列的PLL频率设置软件,ARM开发中可以快速设置所需要的频率参数
matlab例程 pll 的一段吗狄梵思黛发的发射点法 的发射点法
pll 的一段吗狄梵思黛发的发射点法 的发射点法
VHDL/FPGA/Verilog fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz
fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz