搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
VHDL/FPGA/Verilog 硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计
VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
VHDL/FPGA/Verilog Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
其他嵌入式/单片机内容 本原码是基于Verilog HDL语言的FPGA原程序
本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。
VHDL/FPGA/Verilog 本原码是基于Verilog HDL语言编写的
本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
VHDL/FPGA/Verilog verilog HDL原码 一种简单的同步FIFO原码
verilog HDL原码
一种简单的同步FIFO原码，可以被综合
其他书籍 HDL Synthesizer and Optimizer Modeling Style Guide
HDL Synthesizer and Optimizer Modeling Style Guide
VHDL/FPGA/Verilog 用veilog HDL编的七段译码显示电路。自己做的第一个此类程序
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错
VHDL/FPGA/Verilog advanced digital design with the verilog hdl
advanced digital design with the verilog hdl