搜索结果
找到约 1,574 项符合
hDl 的查询结果
按分类筛选
- 全部分类
- 技术资料 (609)
- VHDL/FPGA/Verilog (450)
- 学术论文 (91)
- 教程资料 (57)
- 可编程逻辑 (57)
- 其他书籍 (40)
- 其他 (19)
- 技术书籍 (19)
- 其他嵌入式/单片机内容 (17)
- 嵌入式/单片机编程 (16)
- 精品软件 (14)
- 系统设计方案 (13)
- 单片机开发 (11)
- ALTERA FPGA开发软件 (10)
- VIP专区 (9)
- 教程 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程资料 (7)
- 源码 (6)
- 软件设计/软件工程 (6)
- 软件工程 (5)
- 串口编程 (5)
- 中间件编程 (5)
- 书籍 (4)
- 书籍源码 (4)
- 技术教程 (4)
- 文件格式 (4)
- 汇编语言 (4)
- 文章/文档 (4)
- 微处理器开发 (4)
- VHDL/Verilog/EDA源码 (3)
- DSP编程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- FPGA (2)
- 电子书籍 (2)
- PCB相关 (2)
- 加密解密 (2)
- EDA相关 (2)
- 开发工具 (2)
- 实用工具 (2)
- allegro (2)
- Mentor (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 行业发展研究 (2)
- 并行计算 (2)
- 其他 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 驱动程序 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 通信网络 (1)
- 模拟电子 (1)
- 教程资料 (1)
- Genesis (1)
- 压缩解压 (1)
- Internet/网络编程 (1)
- 游戏 (1)
- 编译器/解释器 (1)
- 网络 (1)
- 数学计算 (1)
- 技术管理 (1)
- USB编程 (1)
- matlab例程 (1)
- VC书籍 (1)
VHDL/FPGA/Verilog 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
VHDL/FPGA/Verilog HDLC控制接收数据开始标志7E和去零模块
HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
其他书籍 状态机电路设计的电子书PDF教程
状态机电路设计的电子书PDF教程，比较详细的说明了HDL语言设计状态机电路的要领
VHDL/FPGA/Verilog 本例是关于卷积码的一个简单算法
本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。
技术资料 Verilog 黄金参考指南.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 黄金参考指南.pdf
技术资料 VHDL 程序设计.PDF
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 程序设计.PDF
技术资料 vhdl实现uart.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->vhdl实现uart.rar
技术资料 VHDL编程与仿真.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL编程与仿真.rar
技术资料 vhdl多媒体教程.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->vhdl多媒体教程.rar
技术资料 VHDL Cheat Cod.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL Cheat Cod.pdf