搜索结果
找到约 1,574 项符合
hDl 的查询结果
按分类筛选
- 全部分类
- 技术资料 (609)
- VHDL/FPGA/Verilog (450)
- 学术论文 (91)
- 教程资料 (57)
- 可编程逻辑 (57)
- 其他书籍 (40)
- 其他 (19)
- 技术书籍 (19)
- 其他嵌入式/单片机内容 (17)
- 嵌入式/单片机编程 (16)
- 精品软件 (14)
- 系统设计方案 (13)
- 单片机开发 (11)
- ALTERA FPGA开发软件 (10)
- VIP专区 (9)
- 教程 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程资料 (7)
- 源码 (6)
- 软件设计/软件工程 (6)
- 软件工程 (5)
- 串口编程 (5)
- 中间件编程 (5)
- 书籍 (4)
- 书籍源码 (4)
- 技术教程 (4)
- 文件格式 (4)
- 汇编语言 (4)
- 文章/文档 (4)
- 微处理器开发 (4)
- VHDL/Verilog/EDA源码 (3)
- DSP编程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- FPGA (2)
- 电子书籍 (2)
- PCB相关 (2)
- 加密解密 (2)
- EDA相关 (2)
- 开发工具 (2)
- 实用工具 (2)
- allegro (2)
- Mentor (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 行业发展研究 (2)
- 并行计算 (2)
- 其他 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 驱动程序 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 通信网络 (1)
- 模拟电子 (1)
- 教程资料 (1)
- Genesis (1)
- 压缩解压 (1)
- Internet/网络编程 (1)
- 游戏 (1)
- 编译器/解释器 (1)
- 网络 (1)
- 数学计算 (1)
- 技术管理 (1)
- USB编程 (1)
- matlab例程 (1)
- VC书籍 (1)
VHDL/FPGA/Verilog 海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述
海尔布伦 访问状态机 设计
用FSM方式 verilog HDL 语言描述
VHDL/FPGA/Verilog 流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）
流水线乘法器与加法器
开发环境：Modelsim（verilog hdl）
技术资料 XILLINX VIVADO快速上手-HDL流程-内含视频工程和中文版，网盘
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版
技术资料 Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar
技术资料 VeriLog HDL语言 xilinx ISE 10.1，高教仪EXCD-1FPGA电路板
VeriLog HDL语言 xilinx ISE 10.1，高教仪EXCD-1FPGA电路板
教程资料 如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
VHDL/FPGA/Verilog 11,13,16位超前进位加法器的Verilog HDL源代码。
11,13,16位超前进位加法器的Verilog HDL源代码。
VHDL/FPGA/Verilog Verilog HDL语言在FPGA实现中的存储器的使用详细说明
Verilog HDL语言在FPGA实现中的存储器的使用详细说明
其他嵌入式/单片机内容 该代码中有不少关于学习verilog HDL的例子,对初学者有帮助
该代码中有不少关于学习verilog HDL的例子,对初学者有帮助
其他嵌入式/单片机内容 实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.
实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.