VeriLog HDL语言 xilinx ISE 10.1,高教仪EXCD-1FPGA电路板
资源简介:采用verilog hdl语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上传时间: 2016-12-08
上传用户:yoleeson
资源简介:verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真
上传时间: 2017-01-02
上传用户:lunshaomo
资源简介:verilog hdl语言 常用加法器设计,可使用modelsim进行仿真
上传时间: 2013-12-24
上传用户:lizhizheng88
资源简介:本原码是基于verilog hdl语言的fpga原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2013-09-01
上传用户:1417818867
资源简介:本原码是基于verilog hdl语言的fpga原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2015-08-04
上传用户:15071087253
资源简介:采用verilog hdl 语言实现整形dct算法,设计合理,算法简单,是红色逻辑开发板试验程序,值得一看。
上传时间: 2013-12-23
上传用户:aeiouetla
资源简介:这是华为使用的内部培训教程! 本文主要介绍了verilog hdl 语言的一些基本知识,目的是使初学者能够迅速掌 HDL 设计方法,初步了解并掌握verilog hdl语言的基本要素,能够读懂简单的设计代码并 够进行一些简单设计的verilog hdl建模。
上传时间: 2016-05-20
上传用户:it男一枚
资源简介:verilog hdl语言编写的数字秒表,仿真已经通过,可供参考
上传时间: 2013-12-19
上传用户:chfanjiang
资源简介:有实验结果,用MOSIN6编写的,是verilog hdl语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...
上传时间: 2016-11-19
上传用户:mhp0114
资源简介:此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. verilog hdl语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这...
上传时间: 2017-02-20
上传用户:集美慧
资源简介:verilog hdl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控//制器,...
上传时间: 2022-02-18
上传用户:
资源简介:减1计数器 一、设计要求 用verilog hdl语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-28
上传用户:zycidjl
资源简介:verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章
上传时间: 2013-12-26
上传用户:qb1993225
资源简介:采用verilog hdl语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
上传时间: 2016-03-21
上传用户:kr770906
资源简介:采用verilog hdl语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,
上传时间: 2016-03-21
上传用户:R50974
资源简介:采用verilog hdl语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对fpga和CPLD学习者价值很高,
上传时间: 2016-03-21
上传用户:270189020
资源简介:verilog hdl语言,对于超大规模集成电路开发学习非常有好处
上传时间: 2016-10-15
上传用户:cxl274287265
资源简介:精通verilog hdl语言编程源码之1--常用加法器设计
上传时间: 2014-12-03
上传用户:hopy
资源简介:这是一个verilog hdl 语言的例子,在CPLD器件EPM240上实现了 RS232协议、按键处理、LED数码管显示和每秒加1数码显示。使用quartus ii 7.0 以上打开.
上传时间: 2017-03-06
上传用户:lizhen9880
资源简介:verilog hdl语言,线性CCD1501D驱动程序,基于fpga,其他线性传感器可参照修改。
上传时间: 2017-04-08
上传用户:royzhangsz
资源简介:移位运算器SHIFTER 使用verilog hdl 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态,具有数据装入、数据保持、循环右移、带进位循环右移,...
上传时间: 2014-01-16
上传用户:wys0120
资源简介:以verilog hdl 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-09-05
上传用户:wyiman
资源简介:verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章
上传时间: 2013-12-12
上传用户:rocketrevenge
资源简介:verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,7-8章
上传时间: 2013-12-09
上传用户:cuiyashuo
资源简介:verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,11-12章
上传时间: 2015-03-24
上传用户:zhaoq123
资源简介:以verilog hdl 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-12-26
上传用户:ma1301115706
资源简介:本原码是基于verilog hdl语言编写的,实现了SPI接口设计,可以应用于fpga,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
资源简介:步进电机定位控制系统VHDL程序与仿真波形.已经在xilinx ISE 8.1上验证.完全正确.
上传时间: 2013-12-26
上传用户:xuanchangri
资源简介:采样等精度测量的VHDL程序..在xilinx ISE 8.1上验证通过
上传时间: 2014-01-15
上传用户:1109003457
资源简介:verilog hdl语言在fpga实现中的存储器的使用详细说明
上传时间: 2014-10-14
上传用户:litianchu