搜索结果

找到约 1,574 项符合 hDl 的查询结果
相关度 上传时间 下载量 查看数
共 1,574 条结果

按分类筛选

显示更多分类

技术书籍 Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer
https://www.eeworm.com/dl/537/14654.html
下载: 102
查看: 1100

VHDL/FPGA/Verilog 我用过的verilog hdl写的SDRAM core源程序,经过测试应用

我用过的verilog hdl写的SDRAM core源程序,经过测试应用
https://www.eeworm.com/dl/663/135717.html
下载: 116
查看: 1107

单片机开发 Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool

Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協助工程師debug。 可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學 ...
https://www.eeworm.com/dl/648/168635.html
下载: 175
查看: 1365

其他 pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子
https://www.eeworm.com/dl/534/172784.html
下载: 149
查看: 1065

VHDL/FPGA/Verilog Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子

Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子，带说明。
https://www.eeworm.com/dl/663/200854.html
下载: 62
查看: 1089

VHDL/FPGA/Verilog 用verilog hdl硬件描述语言实现多人抢答器功能

用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。
https://www.eeworm.com/dl/663/225912.html
下载: 190
查看: 1203

软件工程 Verilog HDL数字设计与综合 夏宇闻译（第二版）

Verilog HDL数字设计与综合 夏宇闻译（第二版）
https://www.eeworm.com/dl/540/238055.html
下载: 197
查看: 1122

VHDL/FPGA/Verilog 占用资源少的verilog HDL uart接口；采用固定波特率115200

占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号
https://www.eeworm.com/dl/663/249350.html
下载: 44
查看: 1087

VHDL/FPGA/Verilog verilog设计练习进阶,针对的读者是 verilog hdl的初学者。

verilog设计练习进阶,针对的读者是 verilog hdl的初学者。
https://www.eeworm.com/dl/663/250673.html
下载: 76
查看: 1041

VHDL/FPGA/Verilog 小例子,关于Verilog HDL语言的一些小练习,可供参考.

小例子,关于Verilog HDL语言的一些小练习,可供参考.
https://www.eeworm.com/dl/663/285140.html
下载: 141
查看: 1065