搜索结果

找到约 1,574 项符合 hDl 的查询结果

可编程逻辑 设计与验证Verilog HDL(吴继华)

  设计与验证Verilog HDL【作者:王诚、吴继华;出版社:人民邮电出版社】   本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章,第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。 ...
https://www.eeworm.com/dl/kbcluoji/39199.html
下载: 159
查看: 1171

可编程逻辑 Verilog HDL实现I2C功能

用Verilog HDL实现I2C总线功能
https://www.eeworm.com/dl/kbcluoji/39491.html
下载: 29
查看: 1070

可编程逻辑 verilog HDL中wire和reg的区别

fpga
https://www.eeworm.com/dl/kbcluoji/40012.html
下载: 87
查看: 1066

*行业应用 用verilog HDL实现曼彻斯特编码的源码

用verilog HDL实现曼彻斯特编码的源码
https://www.eeworm.com/dl/631/113864.html
下载: 153
查看: 1206

文章/文档 hdl优化设计十大戒律-转载

hdl优化设计十大戒律-转载
https://www.eeworm.com/dl/652/121049.html
下载: 37
查看: 1064

电子书籍 Verilog HDL硬件描述语言的教程

Verilog HDL硬件描述语言的教程
https://www.eeworm.com/dl/cadence/ebook/137167.html
下载: 136
查看: 1077

VHDL/FPGA/Verilog 用HDL语言编写的通用fifo源码

用HDL语言编写的通用fifo源码,通过对fifo的宽度和深度进行配置,可以产生我们所需要的fifo,还包括fifo的测试程序和仿真Makefile脚本
https://www.eeworm.com/dl/663/152448.html
下载: 114
查看: 1108

VHDL/FPGA/Verilog vhdl和verling hdl 的加法器

vhdl和verling hdl 的加法器
https://www.eeworm.com/dl/663/162469.html
下载: 38
查看: 1093

VHDL/FPGA/Verilog FPGA/CPLD应用,uart的Verilog HDL原码

FPGA/CPLD应用,uart的Verilog HDL原码
https://www.eeworm.com/dl/663/167732.html
下载: 188
查看: 1058

其他书籍 一本关于veirlog hdl的好书

一本关于veirlog hdl的好书,里面有实例可以参考,也讲了语法。
https://www.eeworm.com/dl/542/170617.html
下载: 25
查看: 1077