搜索：hDl - 虫虫下载站

嵌入式/单片机编程  设计输入 ! 多种设计输入方法 – Quartus II &#8226 原理图式图形设计输入 &#8226 文本编辑 – AHDL, VHDL, Verilog &#8226 内存编辑

设计输入 ! 多种设计输入方法 – Quartus II &#8226 原理图式图形设计输入 &#8226 文本编辑 – AHDL, VHDL, Verilog &#8226 内存编辑 – Hex, Mif – 第三方工具 &#8226 EDIF &#8226 HDL &#8226 VQM – 或采用一些别的方法去优化和提高输入的灵活性: &#8226 混合设计格式 &#8226 利用LPM和宏功能模块来加速设计输入 ...

https://www.eeworm.com/dl/647/211589.html

下载: 171

查看: 1095

系统设计方案  介绍了一种采用硬件控制的自动数据采集系统的设计方法

介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。 ...

https://www.eeworm.com/dl/678/315008.html

下载: 189

查看: 1087

硬件控制数据采集系统自动

技术资料  （网盘）FPGA 资料视频

黑金—Verilog HDL教程    -黑金—NIOSII视频教程    -黑金—FPGA-驱动篇    -夏宇闻—VerilogHDL视频教程.rar    144M特权—深入浅出玩转FPGA视频（35讲）.rar    1.7G

https://www.eeworm.com/dl/835473.html

下载: 7

查看: 6783

fpga 视频教程

ALTERA FPGA开发软件  Topweaver 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/552/13583.html

下载: 145

查看: 1147

Topweaver 1.10

VHDL/FPGA/Verilog 设计带进位算术逻辑运算单元

设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证 ...

https://www.eeworm.com/dl/663/465036.html

下载: 196

查看: 1088

进位算术逻辑运算

技术资料  逻辑设计说明文档模板

附件为Verilog HDL 工程/模块详细设计报告文档模板，注意文档仅为框架，没有具体事例。

https://www.eeworm.com/dl/827868.html

下载: 10

查看: 6978

逻辑设计

技术资料  Topweaver

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/927044.html

下载: 9

查看: 4430

Topweaver

技术资料  Topweaver 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/928436.html

下载: 7

查看: 5351

Topweaver 1.10

技术资料  SOPC中FPGAIP核配置方案

本论文首先介绍SOPC的发展、应用及IP核复用技术，在研究FPGA的配置流程和I2C数据总线协议的基础上提出了在SOPC系统中用I2C总线对FPGA进行配置的方案。接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主...

https://www.eeworm.com/dl/930259.html

下载: 8

查看: 8301

FPGAIP SOPC

精品软件  TOPWEAVER 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/soft/139.html

下载: 95

查看: 9682

固件

搜索结果

按分类筛选

嵌入式/单片机编程  设计输入 ! 多种设计输入方法 – Quartus II &#8226 原理图式图形设计输入 &#8226 文本编辑 – AHDL, VHDL, Verilog &#8226 内存编辑

系统设计方案  介绍了一种采用硬件控制的自动数据采集系统的设计方法

技术资料  （网盘）FPGA 资料视频

ALTERA FPGA开发软件  Topweaver 1.10

VHDL/FPGA/Verilog 设计带进位算术逻辑运算单元

技术资料  逻辑设计说明文档模板

技术资料  Topweaver

技术资料  Topweaver 1.10

技术资料  SOPC中FPGAIP核配置方案

精品软件  TOPWEAVER 1.10