搜索结果
找到约 1,574 项符合
hDl 的查询结果
按分类筛选
- 全部分类
- 技术资料 (609)
- VHDL/FPGA/Verilog (450)
- 学术论文 (91)
- 教程资料 (57)
- 可编程逻辑 (57)
- 其他书籍 (40)
- 其他 (19)
- 技术书籍 (19)
- 其他嵌入式/单片机内容 (17)
- 嵌入式/单片机编程 (16)
- 精品软件 (14)
- 系统设计方案 (13)
- 单片机开发 (11)
- ALTERA FPGA开发软件 (10)
- VIP专区 (9)
- 教程 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程资料 (7)
- 源码 (6)
- 软件设计/软件工程 (6)
- 软件工程 (5)
- 串口编程 (5)
- 中间件编程 (5)
- 书籍 (4)
- 书籍源码 (4)
- 技术教程 (4)
- 文件格式 (4)
- 汇编语言 (4)
- 文章/文档 (4)
- 微处理器开发 (4)
- VHDL/Verilog/EDA源码 (3)
- DSP编程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- FPGA (2)
- 电子书籍 (2)
- PCB相关 (2)
- 加密解密 (2)
- EDA相关 (2)
- 开发工具 (2)
- 实用工具 (2)
- allegro (2)
- Mentor (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 行业发展研究 (2)
- 并行计算 (2)
- 其他 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 驱动程序 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 通信网络 (1)
- 模拟电子 (1)
- 教程资料 (1)
- Genesis (1)
- 压缩解压 (1)
- Internet/网络编程 (1)
- 游戏 (1)
- 编译器/解释器 (1)
- 网络 (1)
- 数学计算 (1)
- 技术管理 (1)
- USB编程 (1)
- matlab例程 (1)
- VC书籍 (1)
技术资料 华为verilog入门教程
基于华为自研芯片设计规范，采用最新Verilog HDL语言架构，系统讲解数字电路建模与验证方法，适用于硬件开发入门与实战提升。
VHDL/FPGA/Verilog 32位除法器 被除数和除数均为16位整数
32位除法器
被除数和除数均为16位整数，16位小数
商为32位整数，16位小数
余数为16位整数，16位小数
Verilog HDL 代码
VHDL/FPGA/Verilog 此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA
此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA，适合于FPGA及Verilog HDL的初学者，配套EasyFPGA030开发套件。
技术资料 VHDL与数字电路设计 492页 7.0M.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL与数字电路设计 492页 7.0M.pdf
技术资料 混合信号系统的VHDL-AMS 建模与仿真分析.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->混合信号系统的VHDL-AMS 建模与仿真分析.pdf
系统设计方案 利用verilog语言
利用verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明
技术资料 一种用VHDL设计嵌入式Web Server的方案.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->一种用VHDL设计嵌入式Web Server的方案.pdf
技术资料 FPGA SPI从机—slave
基于Altera FPGA实现的SPI从机模块，采用Verilog HDL编写，具备标准SPI协议兼容性与高效时序控制。适用于嵌入式系统通信接口开发。
ALTERA FPGA开发软件 ModleSim 6.50
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
技术资料 modelsim se 10.1a
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。