搜索结果
找到约 431 项符合
ddr 的查询结果
按分类筛选
- 全部分类
- 技术资料 (258)
- VHDL/FPGA/Verilog (40)
- 可编程逻辑 (14)
- 学术论文 (13)
- 教程资料 (9)
- 其他 (8)
- VIP专区 (8)
- PCB相关 (7)
- DSP编程 (6)
- 嵌入式综合 (6)
- 单片机编程 (5)
- 其他书籍 (5)
- 微处理器开发 (5)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- 教程资料 (3)
- Linux/Unix编程 (3)
- 书籍 (2)
- 通讯/手机编程 (2)
- 技术教程 (2)
- Internet/网络编程 (2)
- 嵌入式/单片机编程 (2)
- 单片机开发 (2)
- 软件 (1)
- VHDL/Verilog/EDA源码 (1)
- 电源技术 (1)
- 电路图 (1)
- 行业应用文档 (1)
- 加密解密 (1)
- 开关电源 (1)
- 仿真技术 (1)
- 存储器技术 (1)
- 操作系统开发 (1)
- EDA相关 (1)
- XILINX FPGA开发软件 (1)
- 电子书籍 (1)
- 压缩解压 (1)
- 文件格式 (1)
- 技术管理 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 嵌入式Linux (1)
- J2ME (1)
- 并行计算 (1)
VHDL/FPGA/Verilog 基于FPGA 实现DDR SDRAM的控制器
基于FPGA 实现DDR SDRAM的控制器
VHDL/FPGA/Verilog DDR SDRAM控制器的VHDL源代码
DDR SDRAM控制器的VHDL源代码，含详细设计文档。
The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture make it the perfect
choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock
Manager (DCM) provides the required Delay Locked Loop (DLL), Dig ...
技术资料 JESD79-DDR5 Proposed Rev0.1
DDR5最新规范：JESD79-DDR5 Proposed Rev0.1DDR5最新规范：：JESD79-DDR5 Proposed Rev0.5C
技术资料 DDR3布局布线规则与实例
3.DDR布线细节i.MX6DDR的布线，可以将所有信号分成3组：数据线组、地址线组和控制线组，每组各自设置自己的布线规则，但同时也要考虑组与组之间的规则。3.1数据线的交换在DDR3的布线中，可以根据实际情况交换数据线的线序，但必须保证是以字节为单位（数据0~7间是允许交换线序，跨字节是不允许的），这样可以简化设计。■布 ...
技术资料 DDR3-硬件设计和-Layout-设计
DDR3-硬件设计和-Layout-设计
技术资料 用Xilinx FPGA实现DDR SDRAM控制器
该文档为用XilinxFPGA实现DDRSDRAM控制器讲解文档，DDR SDRAM 使用双倍数据速率结构, 它能获得比 SDRAM 更高的性能。DDR SDRAM 需要特定的 DDR 控制器才能完成
与 DSP、FPGA 之间的通信。由于 Xilinx VirtexTM- 4 系列 FPGA 具备 ChipSync 源同步技术等优势, 本设计采用它来实现 DDR
SDRAM控制器。该 DDR SDRAM 控制器采用 ...
技术资料 Xilinx DDR3最新VHDL代码(通过调试)
Xilinx DDR3最新VHDL代码(通过调试)，亲测通过！！
技术资料 xilinx平台DDR3教程之综合篇-
该文档为xilinx平台DDR3设计教程之综合篇-中文版教程，不错的资料
技术资料 FPGA的DDR2接口设计分析
文档需要修改下载分数，增加一些下载分数，希望能通过审核，，，，，，，，，，，，
技术资料 GF106_DDR3__PCB源文件_allegro
allegro版本PCB源文件，高速电路板，包含DDR3，很值得学习参考。