搜索：Verilog HDL - 虫虫下载站

VHDL/FPGA/Verilog 系数为4的扰码生成器

系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序

https://www.eeworm.com/dl/663/127647.html

下载: 85

查看: 1053

系数生成器

VHDL/FPGA/Verilog 本文讨论了AR模型及线性预测的原理

本文讨论了AR模型及线性预测的原理，在浮点型DSP TMS320C6713B上实现了语音信号线性预测系数(LPC)的提取，并利用LPC系数用Verilog语言实现了AR模型的Lattice结构。

https://www.eeworm.com/dl/663/285105.html

下载: 165

查看: 1274

AR模型线性预测

技术资料  fpga veiloglm75温度传感

基于FPGA实现的LM75温度传感器驱动，采用Verilog编写，支持I2C协议读取温度数据并驱动数码管显示。代码经过多个工业项目验证，可直接用于生产环境的硬件控制模块开发。

https://www.eeworm.com/dl/999748.html

下载: 2

查看: 74

FPGA Verilog I2C 温度传感

ALTERA FPGA开发软件  Topweaver 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/552/13583.html

下载: 145

查看: 1147

Topweaver 1.10

技术资料  Topweaver

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/927044.html

下载: 9

查看: 4430

Topweaver

技术资料  Topweaver 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/dl/928436.html

下载: 7

查看: 5351

Topweaver 1.10

精品软件  TOPWEAVER 1.10

Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...

https://www.eeworm.com/soft/139.html

下载: 95

查看: 9682

固件

软件设计/软件工程  synopsis的有限状态机编码方法的文档。针对synopsis的综合环境

synopsis的有限状态机编码方法的文档。针对synopsis的综合环境，根据其综合工具的特点说明安全可靠、速度适合的FSM编码风格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for ASIC newhand.

https://www.eeworm.com/dl/684/366780.html

下载: 102

查看: 1063

synopsis 有限状态机文档编码

VHDL/FPGA/Verilog MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programm

MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable educational tool. The source code is just a single page and easily understood. ...

https://www.eeworm.com/dl/663/414314.html

下载: 102

查看: 1099

Macrocell available smallest programm

技术资料  maxplus2crack

Altera公司的免费PLD开发软件Altera公司的免费PLD开发软件，界面与标准版的MaxplusII完全一样，只支持MAX7000和MAX3000系列器件，本身支持不复杂的VHDL和Verilog综合，软件较小

https://www.eeworm.com/dl/877258.html

下载: 5

查看: 3393

maxplus2crack

搜索结果

按分类筛选

VHDL/FPGA/Verilog 系数为4的扰码生成器

VHDL/FPGA/Verilog 本文讨论了AR模型及线性预测的原理

技术资料  fpga veiloglm75温度传感

ALTERA FPGA开发软件  Topweaver 1.10

技术资料  Topweaver

技术资料  Topweaver 1.10

精品软件  TOPWEAVER 1.10

软件设计/软件工程  synopsis的有限状态机编码方法的文档。针对synopsis的综合环境

VHDL/FPGA/Verilog MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programm

技术资料  maxplus2crack