搜索结果

找到约 5,001 项符合 Verilog HDL 的查询结果

按分类筛选

显示更多分类

ALTERA FPGA开发软件 LeonardoSpectrum v2006a0

LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件
https://www.eeworm.com/dl/552/13568.html
下载: 129
查看: 1175

VHDL/FPGA/Verilog vhdl的上机手册

vhdl的上机手册,对刚开始学hdl的朋友比较实用。
https://www.eeworm.com/dl/663/467845.html
下载: 76
查看: 1020

技术资料 LeonardoSpectrum v2006a0

LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件
https://www.eeworm.com/dl/884562.html
下载: 5
查看: 2428

精品软件 LEONARDOSPECTRUM V2006A0

LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件
https://www.eeworm.com/soft/119.html
下载: 83
查看: 17939

Linux/Unix编程 对vga接口做了详细的介绍

对vga接口做了详细的介绍,并且有一 ·三段式Verilog的IDE程序,但只有DMA ·电子密码锁,基于fpga实现,密码正 ·IIR、FIR、FFT各模块程序设计例程, ·基于逻辑工具的以太网开发,基于逻 ·自己写的一个测温元件(ds18b20)的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example(McGr ·这是CAN总线控 ...
https://www.eeworm.com/dl/619/476428.html
下载: 29
查看: 1104

VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”, ...
https://www.eeworm.com/dl/663/200856.html
下载: 28
查看: 1336

VHDL/FPGA/Verilog 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。

该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
https://www.eeworm.com/dl/663/264241.html
下载: 88
查看: 1080

VHDL/FPGA/Verilog 基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變

基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變
https://www.eeworm.com/dl/663/322513.html
下载: 36
查看: 1118

技术资料 systmeverilog_tutor

system verilog主要用于验证复杂的硬件电路,这是有关system verilog的语法资料
https://www.eeworm.com/dl/933027.html
下载: 7
查看: 6171

VHDL/FPGA/Verilog ami码编码

ami码编码,使用hdl语言编写,带有说明文档和测试代码
https://www.eeworm.com/dl/663/292171.html
下载: 21
查看: 1163