搜索：Verilog HDL - 虫虫下载站

技术资料  数字电路设计与VerilogHDL.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路设计与VerilogHDL.pdf

https://www.eeworm.com/dl/883267.html

下载: 4

查看: 8649

VerilogHDL 数字电路

技术资料  VHDL_与数字电路设计.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL_与数字电路设计.pdf

https://www.eeworm.com/dl/949645.html

下载: 6

查看: 6883

VHDL 数字电路

其他书籍  PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. Th

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. This interface is available in 32-bit and 64- bit versions, with support for multiple Xilinx FPGA device families. It is designed to support both Verilog-HDL and VHDL. The design examples in this boo ...

https://www.eeworm.com/dl/542/279329.html

下载: 44

查看: 1074

interface PCI pre-implemented LogiCORE

教程资料  FPGA开发板上写的Verilog代码功能是从电脑端发送一个字节

FPGA开发板上写的Verilog代码：\r\n功能是从电脑端发送一个字节，然后把它接收回来。\r\n

https://www.eeworm.com/dl/fpga/doc/17937.html

下载: 107

查看: 1112

Verilog FPGA 开发板代码

VHDL/FPGA/Verilog 利用FPGA实现浮点运算的verilog代码希望能够给需要做这方面研究的同仁有所帮助

利用FPGA实现浮点运算的verilog代码希望能够给需要做这方面研究的同仁有所帮助

https://www.eeworm.com/dl/663/182649.html

下载: 152

查看: 1124

verilog FPGA 浮点运算代码

VHDL/FPGA/Verilog 一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard mem

一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage.两种方式,包含testbench

https://www.eeworm.com/dl/663/234359.html

下载: 49

查看: 1066

using Fifo registers declared

VHDL/FPGA/Verilog 符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.

符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.

https://www.eeworm.com/dl/663/273442.html

下载: 163

查看: 1089

modelsim Verilog 8051 UART

并行计算  采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

采用VERILOG 语言进行设计实现32位浮点数乘法运算结果已经验证过放心使用

https://www.eeworm.com/dl/694/302673.html

下载: 33

查看: 1223

VERILOG 语言浮点数乘法运算

单片机开发  Verilog 电梯控制器设计设计一个八层楼房自动电梯控制器

Verilog 电梯控制器设计设计一个八层楼房自动电梯控制器，用八个 LED显示电梯行进过程，并有数码管显示电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的LED 亮。用 CLK脉冲控制电梯运动，每来一个 CLK脉冲电梯升（降）一层。电梯到达有请求的楼层后，该层次的指示灯灭，电梯门打开 ...

https://www.eeworm.com/dl/648/303079.html

下载: 126

查看: 1197

Verilog 电梯制器设计自动

VHDL/FPGA/Verilog 在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.

在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.

https://www.eeworm.com/dl/663/303287.html

下载: 73

查看: 1100

Verilog Q240 240 EP1

搜索结果

按分类筛选