搜索：Verilog HDL - 虫虫下载站

技术资料  串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip

资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】（UART、RS232、RS485）->串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip

https://www.eeworm.com/dl/878753.html

下载: 6

查看: 1021

verilog lattic uart

技术资料  FPGA开发板配套Verilog代码，芯片为Mars EP1C6F

FPGA开发板配套Verilog代码，芯片为Mars EP1C6F

https://www.eeworm.com/dl/893271.html

下载: 3

查看: 2948

fpga verilog

VHDL/FPGA/Verilog 伪随机序列产生器－filtered 代进位反馈移位寄存器

伪随机序列产生器－filtered 代进位反馈移位寄存器，verilog hdl 原代码。

https://www.eeworm.com/dl/663/374707.html

下载: 96

查看: 1092

filtered 伪随机序列产生器进位

技术资料  FPGA

verilog_HDL建模基础，对初学者来说真正能够理解透彻建模是非常有用的，

https://www.eeworm.com/dl/980897.html

下载: 3

查看: 907

FPGA

技术资料  Quartus II V11.0 破解版

该软件为FPGA的开发方针软件，在windows环境下运行。使用Verilog HDL语言编写脚本，很好用

https://www.eeworm.com/dl/865186.html

下载: 5

查看: 7134

FPGA开发

技术资料  spi_master

使用Verilog HDL 语言实现SPI0 模式0的master模式，其中读、写操作都是低电平

https://www.eeworm.com/dl/972161.html

下载: 4

查看: 9944

spi_master

VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密码锁

https://www.eeworm.com/dl/663/305660.html

下载: 130

查看: 1160

HDL plus Max 10

其他嵌入式/单片机内容  IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth

IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synthesis.rar

https://www.eeworm.com/dl/687/123261.html

下载: 100

查看: 1132

IEEE 1364.1 2002 Std

微处理器开发  这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU）

这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

https://www.eeworm.com/dl/655/124180.html

下载: 113

查看: 1119

Verilog RISC CPU MCU

VHDL/FPGA/Verilog 主要完成数字电视前端信号处理和缓冲作用的verilog源代码

主要完成数字电视前端信号处理和缓冲作用的verilog源代码，可以直接使用

https://www.eeworm.com/dl/663/128349.html

下载: 105

查看: 1103

verilog 数字电视信号处理源代码

搜索结果

按分类筛选