搜索结果

找到约 5,001 项符合 Verilog HDL 的查询结果
相关度 上传时间 下载量 查看数
共 5,001 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 这是我自己写的一个关于JK触发器的VERILOG 程序。

这是我自己写的一个关于JK触发器的VERILOG 程序。
https://www.eeworm.com/dl/663/467786.html
下载: 58
查看: 1671

单片机开发 利用Verilog语言实现读取ADS7822模数转换芯片的串行输出数据

利用Verilog语言实现读取ADS7822模数转换芯片的串行输出数据
https://www.eeworm.com/dl/648/469226.html
下载: 150
查看: 1137

VHDL/FPGA/Verilog 用verilog设计的FIR滤波器。滤波器需要很快的处理速度

用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器等等
https://www.eeworm.com/dl/663/473392.html
下载: 125
查看: 1115

VHDL/FPGA/Verilog 这是VERILOG语言编写的程序,可在FPGA板上运行.有很大的作用.谢谢.

这是VERILOG语言编写的程序,可在FPGA板上运行.有很大的作用.谢谢.
https://www.eeworm.com/dl/663/488092.html
下载: 169
查看: 1338

VHDL/FPGA/Verilog 基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能

基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。
https://www.eeworm.com/dl/663/492323.html
下载: 171
查看: 1163

技术资料 FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA

FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input c ...
https://www.eeworm.com/dl/747455.html
下载: 8
查看: 2081

技术资料 AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.

AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
https://www.eeworm.com/dl/828906.html
下载: 10
查看: 2779

技术资料 关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的）

关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的），适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
https://www.eeworm.com/dl/834086.html
下载: 4
查看: 7353

技术资料 EMIF接口调试代码，使用的是Verilog语言，FPGA与DSP通信，测试成功.

EMIF接口调试代码，使用的是Verilog语言，FPGA与DSP通信，测试成功.
https://www.eeworm.com/dl/837200.html
下载: 6
查看: 8764

技术资料 can协议转换控制器的Verilog代码，在Quartus软件上测试通过-

can协议转换控制器的Verilog代码，在Quartus软件上测试通过-
https://www.eeworm.com/dl/857689.html
下载: 7
查看: 8425