搜索：Verilog HDL - 虫虫下载站

VHDL/FPGA/Verilog CAN总线IPCORE

CAN总线IPCORE，采用Verilog HDL语言实现。

https://www.eeworm.com/dl/663/323791.html

下载: 186

查看: 1046

VHDL/FPGA/Verilog 十六位的除法器

十六位的除法器，采用verilog hdl

https://www.eeworm.com/dl/663/380811.html

下载: 107

查看: 1046

十六位除法器

技术资料  FPGA

华为fpga设计规范(Verilog_Hdl).docx

https://www.eeworm.com/dl/902781.html

下载: 4

查看: 3320

FPGA

技术资料  智力抢答器

EDA的智力抢答器关于verilog hdl

https://www.eeworm.com/dl/933929.html

下载: 2

查看: 4262

抢答器

技术资料  Implementation of Fast Fourier

Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL

https://www.eeworm.com/dl/981942.html

下载: 1

查看: 2996

Implementation Fourier Fast

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模

基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模块的设计与实现　　9.6.3 改进型高低电平持续时间测量模块的设计与实现　　9.6.4 begin声明语句的使用方法　　9.6.5 initial语句和always语句 ...

https://www.eeworm.com/dl/663/197560.html

下载: 193

查看: 1393

Verilog-HDL 低电平 9.6 时间测量

汇编语言  本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。

本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。

https://www.eeworm.com/dl/644/301560.html

下载: 163

查看: 1104

verilog hdl 程序十字路口

VHDL/FPGA/Verilog 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角

基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择 ...

https://www.eeworm.com/dl/663/319357.html

下载: 65

查看: 1224

verilog 1.00 1.50 1.80

技术资料  1.4FPGA的设计工具.ppt

MAX＋PLUSⅡ软件支持各种HDL语言设计输入，包括VHDL、Verilog HDL和Altera自己的硬件

https://www.eeworm.com/dl/927016.html

下载: 9

查看: 6966

FPGA

源码  CAN控制器

FPGA实现CAN控制器，Verilog HDL编写代码

https://www.eeworm.com/dl/518530.html