搜索结果
找到约 4,703 项符合
Verilog 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1714)
- VHDL/FPGA/Verilog (1516)
- 学术论文 (146)
- 教程资料 (122)
- 其他书籍 (108)
- 其他 (106)
- 嵌入式/单片机编程 (87)
- 其他嵌入式/单片机内容 (87)
- 可编程逻辑 (78)
- 单片机开发 (66)
- VIP专区 (41)
- VHDL/Verilog/EDA源码 (39)
- 源码 (36)
- 微处理器开发 (36)
- 串口编程 (32)
- 技术书籍 (26)
- 加密解密 (25)
- 软件设计/软件工程 (25)
- 通讯/手机编程 (24)
- 汇编语言 (23)
- 电子书籍 (20)
- 系统设计方案 (19)
- 技术教程 (15)
- 操作系统开发 (14)
- 书籍源码 (14)
- 教程资料 (14)
- 文章/文档 (13)
- 书籍 (12)
- 文件格式 (12)
- 编译器/解释器 (11)
- 中间件编程 (11)
- 教程 (10)
- 并行计算 (10)
- 单片机编程 (9)
- 压缩解压 (9)
- USB编程 (9)
- 软件工程 (8)
- Linux/Unix编程 (8)
- DSP编程 (7)
- *行业应用 (7)
- 数学计算 (6)
- 精品软件 (6)
- 其他文档 (5)
- 应用设计 (4)
- EDA相关 (4)
- 开发工具 (4)
- 实用工具 (4)
- 嵌入式综合 (4)
- allegro (4)
- Internet/网络编程 (4)
- 行业发展研究 (4)
- 无线通信 (3)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- ALTERA FPGA开发软件 (3)
- 教程资料 (3)
- SCSI/ASPI (3)
- 通讯编程文档 (3)
- 数据结构 (3)
- matlab例程 (3)
- 并口编程 (3)
- VC书籍 (3)
- RFID编程 (3)
- 论文 (2)
- FPGA (2)
- 电子书籍 (2)
- 行业应用文档 (2)
- 设计相关 (2)
- 仿真技术 (2)
- 模拟电子 (2)
- FPGA (2)
- Mentor (2)
- 技术管理 (2)
- 家庭/个人应用 (2)
- Windows CE (2)
- GPS编程 (2)
- 人物传记/成功经验 (2)
- 软件 (1)
- 经验 (1)
- 其他 (1)
- PCB相关 (1)
- C/C++语言编程 (1)
- 经验分享 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 编辑器/阅读器 (1)
- 网络 (1)
- 传真(Fax)编程 (1)
- 金融证券系统 (1)
- 人工智能/神经网络 (1)
- Delphi控件源码 (1)
- 其他行业 (1)
- 邮电通讯系统 (1)
- 3G开发 (1)
VHDL/FPGA/Verilog Verilog HDL编写的CPU模型
Verilog HDL编写的CPU模型,很经典,比较通用
VHDL/FPGA/Verilog verilog ADPLL file with testbench.v
verilog ADPLL file with testbench.v
编辑器/阅读器 SOURCE INSIGHT的verilog语法插件
SOURCE INSIGHT的verilog语法插件,SOURCE INSIGHT支持自动完成等功能,是一个不错的硬件语言编辑分析器
嵌入式/单片机编程 verilog实现电子时钟模块
verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动
VHDL/FPGA/Verilog Viterbi算法的Verilog源代码。
Viterbi算法的Verilog源代码。
VHDL/FPGA/Verilog master spi的源代码(verilog)
master spi的源代码(verilog),包括文档,测试程序
其他书籍 Verilog HDL硬件描述语言
Verilog HDL硬件描述语言,徐振林编著。pdf格式。
微处理器开发 intel 8088 架构的verilog代码
intel 8088 架构的verilog代码,可以综合下载,在fpga上实现8088调试。
其他书籍 Verilog and VHDL状态机设计
Verilog and VHDL状态机设计,英文pdf格式
State machine design techniques for Verilog and VHDL
Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in
engineer. This paper will discuss a var ...
VHDL/FPGA/Verilog verilog_hdl教程135例
verilog_hdl教程135例,源程序,有需要的可以下载