搜索：Verilog - 虫虫下载站

VHDL/FPGA/Verilog 交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程

交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程，在ｆｐｇａ上调试通过。

https://www.eeworm.com/dl/663/151344.html

下载: 39

查看: 1059

交通灯信号语言编程

VHDL/FPGA/Verilog verilog 实现优化的16位比较器可以输出大于

verilog 实现优化的16位比较器可以输出大于，小于，等于。模块化设计，可扩展为32位

https://www.eeworm.com/dl/663/153541.html

下载: 115

查看: 1742

verilog 比较器输出

电子书籍  Verilog 语言综合实践入门, 适合初学者很好的

Verilog 语言综合实践入门, 适合初学者很好的

https://www.eeworm.com/dl/cadence/ebook/159733.html

下载: 177

查看: 1037

Verilog 语言实践初学者

VHDL/FPGA/Verilog 是关于dct的Verilog HDL源代码和测试程序

是关于dct的Verilog HDL源代码和测试程序

https://www.eeworm.com/dl/663/162693.html

下载: 143

查看: 1117

Verilog dct HDL 源代码

其他书籍  是一本好书,verilog HDL,a guide to digital design and synthesis

是一本好书,verilog HDL,a guide to digital design and synthesis

https://www.eeworm.com/dl/542/175063.html

下载: 179

查看: 1085

synthesis verilog digital design

其他嵌入式/单片机内容  本原码是基于Verilog HDL语言的FPGA原程序

本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

https://www.eeworm.com/dl/687/180077.html

下载: 117

查看: 1054

Verilog FPGA HDL 语言

VHDL/FPGA/Verilog verilog HDL原码一种简单的同步FIFO原码

verilog HDL原码一种简单的同步FIFO原码，可以被综合

https://www.eeworm.com/dl/663/183280.html

下载: 172

查看: 1065

verilog FIFO HDL

VHDL/FPGA/Verilog 拿verilog编写的som(自适应神经网络算法)

拿verilog编写的som(自适应神经网络算法)，用于障碍物检测，基于FPGA可综合实验，已经在altera的cylcone上实现

https://www.eeworm.com/dl/663/187266.html

下载: 183

查看: 1222

verilog som 编写神经网络算法

VHDL/FPGA/Verilog 拿verilog和vhdl编写的串口通信代码(可综合)

拿verilog和vhdl编写的串口通信代码(可综合)

https://www.eeworm.com/dl/663/187275.html

下载: 195

查看: 1065

verilog vhdl 编写串口通信

VHDL/FPGA/Verilog 在quartusII下用verilog语言自己写的IP核

在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。

https://www.eeworm.com/dl/663/200335.html

下载: 24

查看: 1153

quartusII verilog IP核语言

搜索结果

按分类筛选